JPH04106957A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04106957A JPH04106957A JP22383790A JP22383790A JPH04106957A JP H04106957 A JPH04106957 A JP H04106957A JP 22383790 A JP22383790 A JP 22383790A JP 22383790 A JP22383790 A JP 22383790A JP H04106957 A JPH04106957 A JP H04106957A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- semiconductor device
- manufacturing
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、多層配線及び微細な配線を有する半導体装置
に関し、詳しくは、その表面保護膜(パシベーション膜
)の形成方法に関する。
に関し、詳しくは、その表面保護膜(パシベーション膜
)の形成方法に関する。
[従来の技術]
近年、半導体装置の集積度の向上を図るため、素子寸法
の縮小と共に、配線の多層化が重要になってきた。ゲー
トアレー、スタンダードセルは勿論、最近ではメモリー
においても、2〜3層のアルミニウム配線が用いられる
ようになってきた。
の縮小と共に、配線の多層化が重要になってきた。ゲー
トアレー、スタンダードセルは勿論、最近ではメモリー
においても、2〜3層のアルミニウム配線が用いられる
ようになってきた。
しかし、微細な配線の多層化により、半導体装置の信頼
性に関しては、問題がおきるようになった。
性に関しては、問題がおきるようになった。
特(二手導体装置の表面形状や構造に影響を受けやすい
表面保護膜には、ピンホールやマイクロクラックが起り
、プラス・ティックパッケージに封止された時、耐湿性
などの問題が現われやすい。
表面保護膜には、ピンホールやマイクロクラックが起り
、プラス・ティックパッケージに封止された時、耐湿性
などの問題が現われやすい。
第4図及び第5図に半導体装置の一部構造断面図を用い
、従来から実施されている半導体表面保護膜について説
明する。
、従来から実施されている半導体表面保護膜について説
明する。
第4図に示すように、単結晶シリコン基板41の主面に
リンガラス膜42が堆積され、この上にアルミニウム合
金からなる配線層43が形成されている。
リンガラス膜42が堆積され、この上にアルミニウム合
金からなる配線層43が形成されている。
本図では、単結晶シリコン基板41内に形成されている
素子は省略し、アルミニウム合金による配線部のみにつ
いて記している。
素子は省略し、アルミニウム合金による配線部のみにつ
いて記している。
さらに表面には、表面保護膜として窒化M44が形成さ
れ、水分及び汚れ等による外部からの素子への影響が防
止される。
れ、水分及び汚れ等による外部からの素子への影響が防
止される。
このような従来方法では次の様な問題点がある。すなわ
ち、アルミニウム合金の配線の幅が細く、かつ配線間隔
が小さくなると、表面保護膜としての窒化膜が配線の側
面に均一に形成されず、配線間が溝状になる。そして、
アルミニウム合金の配線の側壁の膜厚が極めて薄くなり
、マイクロクラックやピンホールが発生し、素子の耐湿
及び耐汚れ性低下の原因となる。
ち、アルミニウム合金の配線の幅が細く、かつ配線間隔
が小さくなると、表面保護膜としての窒化膜が配線の側
面に均一に形成されず、配線間が溝状になる。そして、
アルミニウム合金の配線の側壁の膜厚が極めて薄くなり
、マイクロクラックやピンホールが発生し、素子の耐湿
及び耐汚れ性低下の原因となる。
表面保護膜である窒化膜のステップカバーレージは、配
線の多層化により半導体装置の表面の凹凸が大きくなる
と、より一層悪(なり、表面保護膜としての効果は小さ
くなる。
線の多層化により半導体装置の表面の凹凸が大きくなる
と、より一層悪(なり、表面保護膜としての効果は小さ
くなる。
第5図に示すように、単結晶シリコン基板51の主表面
にリンガラス膜52が堆積され、この上に、アルミニウ
ム合金からなる第一の配線層53が形成されている。さ
らに、その上に眉間絶縁膜、54が形成され、その上に
、アルミニウム合金からなる第二の配線層55が形成さ
れる。そして、最上層には表面保護膜として窒化M56
が形成されている。
にリンガラス膜52が堆積され、この上に、アルミニウ
ム合金からなる第一の配線層53が形成されている。さ
らに、その上に眉間絶縁膜、54が形成され、その上に
、アルミニウム合金からなる第二の配線層55が形成さ
れる。そして、最上層には表面保護膜として窒化M56
が形成されている。
このような表面構造では、前例と同様に表面保護n莫の
ステップカバレージは悪く、ピンホールも発生しやすく
、素子の耐湿性及び耐汚染に対して大きな影響がある。
ステップカバレージは悪く、ピンホールも発生しやすく
、素子の耐湿性及び耐汚染に対して大きな影響がある。
以上のように、従来の方法では表面保護膜の効果が不充
分であり、高密度の微細配線や、多層配線には、半導体
装置の信頼性上問題がある。
分であり、高密度の微細配線や、多層配線には、半導体
装置の信頼性上問題がある。
[発明が解決しようとする課題1
従来の方法による表面保護膜では、複雑な表面形状に対
し、ステップカバレージが悪いため、ピンホールやマイ
クロクラックが発生しやすく、耐湿性及び耐汚染に対し
て、信頼性上大きな問題となる。特に、配線の多層化、
配線の微細化により、この問題は一層顕著である。
し、ステップカバレージが悪いため、ピンホールやマイ
クロクラックが発生しやすく、耐湿性及び耐汚染に対し
て、信頼性上大きな問題となる。特に、配線の多層化、
配線の微細化により、この問題は一層顕著である。
したがって、ピンホールやマイクロクラックを減少し、
耐湿性及び耐汚染性が良く、外からの影響を受けにくい
半導体装置の表面保護膜が要求される。
耐湿性及び耐汚染性が良く、外からの影響を受けにくい
半導体装置の表面保護膜が要求される。
[課題を解決するための手段]
(1)本発明の第一の方法は、アルミニウム合金の配線
に直接、気相成長酸化膜を堆積し、その堆積した気相成
長酸化膜を異方性プラズマエッチング法によって、エッ
チバックを行なった後、窒化膜を形成する方法。
に直接、気相成長酸化膜を堆積し、その堆積した気相成
長酸化膜を異方性プラズマエッチング法によって、エッ
チバックを行なった後、窒化膜を形成する方法。
(2)本発明の第二の方法は、窒化膜を形成する前まで
第一の方法と同しで、エッチバックを行なった後、第二
の気相成長膜を形成した後、窒化膜を形成する方法。
第一の方法と同しで、エッチバックを行なった後、第二
の気相成長膜を形成した後、窒化膜を形成する方法。
(3)本発明の他の方法は、エッチバックの一後、SO
G膜を形成した後、窒化膜を形成する方法がある。
G膜を形成した後、窒化膜を形成する方法がある。
[実 施 例〕
第1図(a)〜第1図(C)、第2図(a) −第2図
(C)、第3図(a)〜第3図(c)に半導体装置の工
程毎の断面略図を示し、以下に本発明の詳細な説明する
。
(C)、第3図(a)〜第3図(c)に半導体装置の工
程毎の断面略図を示し、以下に本発明の詳細な説明する
。
第1図(a)に示すように、単結晶シリコン基板11の
主面にリンガラス膜12を堆積し、この上にアルミニウ
ム合金からなる配線層13を形成した後、層間絶縁膜1
4をCVD法により形成する。
主面にリンガラス膜12を堆積し、この上にアルミニウ
ム合金からなる配線層13を形成した後、層間絶縁膜1
4をCVD法により形成する。
第1図(b)に示すように、異方性プラズマエツチング
法によって、層間絶縁膜14を途中までエツチング除去
する。
法によって、層間絶縁膜14を途中までエツチング除去
する。
第1図(C)に示すよう:二その上にプラズマCV D
法により、表面保護膜として窒化!15を升三成する。
法により、表面保護膜として窒化!15を升三成する。
本発明の方法によれば、深い溝を持ち、オーバーハング
気味に形成された層間絶縁膜を、異方性プラズマエツチ
ング法でエッチバックすると、凸部が速くエツチングさ
れ、深い溝もなくなり、オーバーハング部もなくなる。
気味に形成された層間絶縁膜を、異方性プラズマエツチ
ング法でエッチバックすると、凸部が速くエツチングさ
れ、深い溝もなくなり、オーバーハング部もなくなる。
配線のサイドになだらかなサイドウオールが形成される
。その上に、表面保護膜として窒化膜を形成すると、段
差がなだらかになっているため、段差部でも充分、厚く
形成される。そのため、溝の隅での窒化膜へのピンホー
ルやマイクロクラックが入りにくくなる。
。その上に、表面保護膜として窒化膜を形成すると、段
差がなだらかになっているため、段差部でも充分、厚く
形成される。そのため、溝の隅での窒化膜へのピンホー
ルやマイクロクラックが入りにくくなる。
第2の方法は、第2図(a)に示すように、単結晶シリ
コン基板21の主面にリンガラス膜22を堆積し、この
上にアルミニウム合金からなる配線層23を形成した後
、第一の層間絶縁ll124をC〜′D法により形成す
る。第2図(b)に示すように、異方性プラズマエツチ
ング法によって、第一の層間絶縁膜24を途中までエツ
チング除去する。
コン基板21の主面にリンガラス膜22を堆積し、この
上にアルミニウム合金からなる配線層23を形成した後
、第一の層間絶縁ll124をC〜′D法により形成す
る。第2図(b)に示すように、異方性プラズマエツチ
ング法によって、第一の層間絶縁膜24を途中までエツ
チング除去する。
第2図(C)に示すように、その上に第二の層間絶縁膜
25を形成した後、プラズマCVD法により表面保護膜
としての窒化膜26を形成する。
25を形成した後、プラズマCVD法により表面保護膜
としての窒化膜26を形成する。
第二の層間絶縁膜25を形成するのは、第一の層間絶縁
膜24でなだらかになった凹凸をさらになだらかにする
ためである。
膜24でなだらかになった凹凸をさらになだらかにする
ためである。
第3の方法は、第3図(a)に示すように、単結晶シリ
コン基板31の主面にリンガラス膜32を堆積し、この
上にアルミニウム合金からなる配線層33を形成した後
、層間絶縁膜34をCVD法によって形成する。第3図
(b)に示すように、異方性プラズマエツチング法によ
って、層間絶縁膜34を途中までエツチング除去する。
コン基板31の主面にリンガラス膜32を堆積し、この
上にアルミニウム合金からなる配線層33を形成した後
、層間絶縁膜34をCVD法によって形成する。第3図
(b)に示すように、異方性プラズマエツチング法によ
って、層間絶縁膜34を途中までエツチング除去する。
第3図(C)に示すように、その上にSOG膜35をス
ピン塗布、焼成した後、プラズマCVD法により、表面
保護膜として窒化膜36を形成する。
ピン塗布、焼成した後、プラズマCVD法により、表面
保護膜として窒化膜36を形成する。
5OG135を用いるのは、眉間絶縁11i34でなだ
らかになった溝をさらにうめて、凹凸をさらに少なくす
るためである。
らかになった溝をさらにうめて、凹凸をさらに少なくす
るためである。
[発明の効果]
以上のように、本発明によれば、微細化された配線及び
本発明の例では示さなかったが、多層配線構造によって
生じた凹凸形状を滑らかな表面形状とする事及び多層構
造の表面保護膜とする事により、窒化膜が極端に薄くな
る所もなく、ピンホールやマイクロクラックなどの発生
を防止し、耐湿性及び耐汚染性を向上する事ができた。
本発明の例では示さなかったが、多層配線構造によって
生じた凹凸形状を滑らかな表面形状とする事及び多層構
造の表面保護膜とする事により、窒化膜が極端に薄くな
る所もなく、ピンホールやマイクロクラックなどの発生
を防止し、耐湿性及び耐汚染性を向上する事ができた。
第1図(a)〜第1図(C)、第2図(a)〜第2図(
c)及び第3図(a)〜第3図(c)は、本発明の方法
を製造工程で示した工程順の断面略図である。 第4図及び第5図は、従来例の半導体装置の構造断面略
図である。 i2)刀(1) 手2i”1(c) 第”)[1(α) ネ 3 図(1)) 箪3)辺CC)
c)及び第3図(a)〜第3図(c)は、本発明の方法
を製造工程で示した工程順の断面略図である。 第4図及び第5図は、従来例の半導体装置の構造断面略
図である。 i2)刀(1) 手2i”1(c) 第”)[1(α) ネ 3 図(1)) 箪3)辺CC)
Claims (4)
- (1)アルミニウム合金等の金属配線層上に、パシベー
ション膜を形成してなる半導体装置の製造方法において
、 a)半導体基板上に、最上層となる前記金属配線を形成
する工程、 b)気相成長酸化膜を形成する工程、 c)異方性プラズマエッチング法にて、前記気相成長酸
化膜をエッチバックする工程、 d)プラズマ窒化膜を形成する工程、 とを具備する事を特徴とする半導体装置の製造方法。 - (2)前記気相成長酸化膜は、SiO_2膜、又はリン
ガラス膜である事を特徴とする請求項1記載の半導体装
置の製造方法。 - (3)アルミニウム合金等の金属配線層上に、パシベー
シヨン膜を形成してなる半導体装置の製造方法において
、 a)半導体基板上に、最上層となる前記金属配線を形成
する工程、 b)第一の気相成長酸化膜を形成する工程、c)異方性
プラズマエッチング法にて、前記第一の気相成長酸化膜
をエッチバックする工程、d)第二の気相成長酸化膜を
形成する工程、e)プラズマ窒化膜を形成する工程、 とを具備する事を特徴とする半導体装置の製造方法。 - (4)アルミニウム合金等の金属配線層上に、パシベー
ション膜を形成してなる半導体装置の製造方法において
、 a)半導体基板上に、最上層となる前記金属配線を形成
する工程、 b)気相成長酸化膜を形成する工程、 c)異方性プラズマエッチング法にて、前記気相成長酸
化膜をエッチバックする工程、 d)SOG(SPINONGLASSの略)膜を塗布形
成する工程、 e)プラズマ窒化膜を形成する工程、 とを具備する事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22383790A JPH04106957A (ja) | 1990-08-24 | 1990-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22383790A JPH04106957A (ja) | 1990-08-24 | 1990-08-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106957A true JPH04106957A (ja) | 1992-04-08 |
Family
ID=16804500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22383790A Pending JPH04106957A (ja) | 1990-08-24 | 1990-08-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106957A (ja) |
-
1990
- 1990-08-24 JP JP22383790A patent/JPH04106957A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015602A (en) | Method of manufacturing a semiconductor device having a planarized construction | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPH0551174B2 (ja) | ||
| JPH04106957A (ja) | 半導体装置の製造方法 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH0316220A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH04150031A (ja) | 半導体装置の製造方法 | |
| KR920003876B1 (ko) | 반도체 장치의 제조방법 | |
| JPH04137626A (ja) | 半導体装置の製造方法 | |
| KR100996188B1 (ko) | 반도체 장치 제조방법 | |
| JPS62205645A (ja) | 半導体装置の製造方法 | |
| JPH04137627A (ja) | 半導体装置の製造方法 | |
| JP2899895B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0273651A (ja) | 半導体装置 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPH01241136A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 |