JPH0410705A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は差動増幅器に関するものである。

［従来の技術］ 従来より差動増幅器、特に入力段にＦＥＴを使用した差
動増幅器は諸特性がすぐれている為、直流増幅器、低周
波増幅器と多方面で用いられ、例えば温度ドリフト、電
源ドリフト、雑音電圧、弁別比等の多くの改良、及び、
諸特性の向上がなされ、近年直流域から低周波域の増幅
器では差動増幅器が多（を占めている。

また、該差動増幅器は高集積化され、ＯＰアンプ（オペ
レーショナルアンブリファイヤー）として、民生用から
産業用の増幅器として用いられていることは周知の通り
である。

第２図に従来の２段差動増幅器の回路構成例をを示す。

第２図に示す回路構成の差動増幅器は特に直流から低周
波までの増幅を行うもので、電源電圧の変動を極力受け
ない様に設計された低雑音広帯域増幅器である。

以下第２図に示す差動増幅器の動作について説明する。

第２図において、初段増幅部におけるＱＱ２は特性のよ
（そろったＦＥＴであり、■＋Ｉ２　＝Ｉａであり、■
、は定電流化され、一定に保たれている。

また、バランスした状態においてはｌ１＝Ｉ２（１，／
２）であり、Ｒ３＝Ｒ４であれば工Ｒ３＝Ｉ２Ｒ４であ
り、出力差は零である。

また、第２図の２段目におけるＱ３．Ｑ４は特性のよく
そろったトランジスタであり、■。

＋工。−■、であり、工、も低電流化され一定に保たれ
ており、第２図の２段目においてもバランスした状態で
は、■。＝工。である。

第２図においてＱ５．Ｑ、はカスケードアンプを構成し
、Ｑ、、Ｑ８はカレントミラー回路であり、Ｑ７に流れ
る電流は鏡に写した様にＱ８にも同一電流が流れる。

いま、同図において０１のゲートに入力信号ｅｉが入力
されるすると、信号ｅｉが正であればＱｌのゲート・ソ
ース間は正方向に振られ、１１は増加し、工、は減少す
る。そして、Ｉ＋Ｒｓは増大し、Ｑ、のベース電位が下
降し、■６が増加し、Ｉ、Ｒ，は減少し、Ｑ３のベース
電位が上昇し、■、は減少し、１．＝Ｉ６の関係が（ず
れ、工。

工、の電流がＲ８の負荷抵抗の両端に発生し、Ｖｏは正
方向に増大する。即ち信号ｅｉが■。に増幅される。

また、第２図のＲ７は負帰還抵抗であり、Ｒ２との比に
よりこの増幅回路の増幅率が決まる。

［発明が解決しようとしている課題］ ところで、第２図に示した増幅器において、各々のＦＥ
Ｔ、トランジスタの損失を求めてみると、回路のバラン
ス時及び信号ｅｉがグランド電位を中点とし、正負に交
互に変化する信号であるとすると、Ｑ、、Ｑ２について
はＩ、＝Ｉ２．Ｒ３”　Ｒ４であり、同一損失、Ｑ、、
Ｑ、についても１、＝Ｉ。であり、Ｑ、、Ｑ、のベース
電位は同電位である為、Ｑ、、Ｑ、のエミッタ電位、即
ぢＱ３．Ｑ４のコレクタ電位は同等であり、Ｑ　３゜Ｑ
４のコレクタ損失は巨−と考えられる。

更にＱｌとＱ２．Ｑ、とＱ４を熱結合する事により、こ
の回路は温度に対しても非常に安定である。

一般に正負の２電源で動作するこの様な回路では、正負
の同一電圧の電源が用いられ、電源利用率は上げる為に
、ＺＤｉ　（ツェナーダイオード）の電圧はＱ、、Ｑ、
が安定に動作する範囲でできる限り小さい値が選ばれる
。

また、Ｑ、、Ｑ８のカレントミラー回路においては、動
作の安定の為にエミッタと負電源（図中の−Ｅ）の間に
抵抗が接続されており、この抵抗値を最適化する事によ
り、Ｑ６のコレクター電位とＱ８のコレクター電位間の
電圧利用率、即ちＲ６負荷抵抗の接続電位は回路のバラ
ンス時（人力信号ｅｉ＝ｏ）には＋Ｅ（正電源）と−Ｅ
の中位電圧、即ちＧＮＤ電位Ｏ■に設定されると共に、
正負電圧の振幅レベルを等振幅まで得られるようになり
、Ｑ６とＱ８の損失は等しくなる。

しかしながら、Ｑ５のコレクタ電位はＱ７Ｑ８のベース
電位に接続される為、Ｑ６とＱ８のコレクタ損失の合成
値、即ちＱ、のコレクタ損失はＱ、、Ｑ、のコレクタ損
失の２倍になるという欠点がある。

本発明の目的は、集積化した場合の熱分散を向上させ、
安定した特性を得ることができる差動増幅器を提供する
処にある。

［課題を解決するための手段］ 本発明の差動増幅器は、出力段において、カスケード増
幅部とカレントミラー回路との間にトランジスタを設け
たものである。

［作用］ 以上の構成により、回路を集積化した場合の熱分散が向
上し、安定した特性を得ることができる様になる。

［実施例］ 以下、本発明を本発明の一実施例を用いて説明する。

第１図は本発明の一実施例としての差動増幅器の回路構
成を示した図であり、前記第２図と同じものには同一の
番号を付し、詳細な動作の説明は省略する。

第１図においてＱ、の損失を坏とするには、Ｑ、と同一
のトランジスターを並列接続すれば良いが、Ｑ、と完全
に同一のトランジスターを作る事は難しく、又電流をバ
ランス良（坏とする為には、各々のトランジスターにエ
ミッタ抵抗を接続し、各々のトランジスターのベース・
エミッタ間電圧（■１ｌＥ）のバラツキを吸収しなけれ
ばならず、電源の利用効率が下がるという欠点がある。

そこで、第１図に示す様にＱ＠を追加し、Ｑ５のコレク
ター電位を中点電位、即ちＧＮＤ電位（０■）に固定す
れば良い。

また更に回路構成を簡略化し、Ｑ９のベースを直接ＧＮ
Ｄ電位（０■）に接続しても良い。この場合にはり、、
Ｒ，のバイアス回路は不要であり、省略できる。

また、Ｑ９の代わりに抵抗を挿入する事も考えられるが
、回路を集積化した場合に抵抗値がバラツクという不安
定さがあり、トランジスターを挿入するのが最適である
。

［発明の効果］ 以上説明した様に、本発明によれば、差動増幅器のカス
ケードアンプトランジスターとカレントミラートランジ
スターの間に新たなトランジスターを１個追加する事に
より、トランジスターのコレクタ損失を分散し、集積化
した場合に熱分散を向上させ、安定した特性を得ること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例としての差動増幅器の回路構
成図である。 第２図は従来の２段差動増幅器の回路構成例をを示す図
である。 Ｑ、　　Ｑ２・・・ＦＥＴ。 Ｑ、−Ｑ、・・・　トランジスタ、 Ｒｌ””　Ｒａ・・・抵抗、Ｄｌ・・・ダイオード、Ｄ
ｉ　　・・・　ツェナーダイオード、Ｉ！１１１１！１
□・・・　定電流源、十Ｅ　・・・　正電源、−Ｅ　・
・・　負電源。

Claims (1)

1. 【特許請求の範囲】 差動増幅器の出力段において、 カスケード増幅部とカレントミラー回路との間にトラン
   ジスタを設けた事を特徴とする差動増幅器。