JPH077336A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH077336A JPH077336A JP5143894A JP14389493A JPH077336A JP H077336 A JPH077336 A JP H077336A JP 5143894 A JP5143894 A JP 5143894A JP 14389493 A JP14389493 A JP 14389493A JP H077336 A JPH077336 A JP H077336A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- field effect
- drain
- supply terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 97
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45224—One output of the differential amplifier being taken into consideration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45732—Indexing scheme relating to differential amplifiers the LC comprising a voltage generating circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高利得の差動増幅器において、オフセット電
圧を低減する。 【構成】 ゲ−トがそれぞれ入力端子１，２に接続され
た差動トランジスタ対Ｍ１、Ｍ２と、出力端子がトラン
ジスタＭ１のドレインに接続された電流ミラ−回路Ｍ３
及びＭ４と、ゲ−トがトランジスタＭ１のドレインおよ
び電流ミラ−回路の出力端子に接続されドレインが出力
端子およびトランジスタＭ２のドレインに接続されたト
ランジスタＭ５と、ドレインが電流ミラ−回路の入力端
子に接続されゲ−トがバイアス電源端子に接続されたト
ランジスタＭ６と、差動トランジスタ対Ｍ１、Ｍ２の共
通ソ−ス端子、トランジスタＭ６のソ−スに、それぞれ
接続された２つの定電流源Ｉ１、Ｉ２とを有している。 【効果】 トランジスタＭ３およびＭ４のドレインソ−
ス間電圧をほぼ等しくすることができ、トランジスタＭ
３およびＭ４のドレイン電流の比を正確に設定できる。
入力オフセット電圧をほぼ零にできる。
圧を低減する。 【構成】 ゲ−トがそれぞれ入力端子１，２に接続され
た差動トランジスタ対Ｍ１、Ｍ２と、出力端子がトラン
ジスタＭ１のドレインに接続された電流ミラ−回路Ｍ３
及びＭ４と、ゲ−トがトランジスタＭ１のドレインおよ
び電流ミラ−回路の出力端子に接続されドレインが出力
端子およびトランジスタＭ２のドレインに接続されたト
ランジスタＭ５と、ドレインが電流ミラ−回路の入力端
子に接続されゲ−トがバイアス電源端子に接続されたト
ランジスタＭ６と、差動トランジスタ対Ｍ１、Ｍ２の共
通ソ−ス端子、トランジスタＭ６のソ−スに、それぞれ
接続された２つの定電流源Ｉ１、Ｉ２とを有している。 【効果】 トランジスタＭ３およびＭ４のドレインソ−
ス間電圧をほぼ等しくすることができ、トランジスタＭ
３およびＭ４のドレイン電流の比を正確に設定できる。
入力オフセット電圧をほぼ零にできる。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅器に関し、特に
低周波信号入力時において高利得を有する差動増幅器に
関する。
低周波信号入力時において高利得を有する差動増幅器に
関する。
【０００２】
【従来の技術】本発明に係る従来技術としては、特願平
４−４６４７６号に示すような差動増幅器回路の発明が
ある。
４−４６４７６号に示すような差動増幅器回路の発明が
ある。
【０００３】図５に該従来技術における代表的差動増幅
器回路を示す。
器回路を示す。
【０００４】ソ−スが共通に接続され、ゲ−トがそれぞ
れ入力端子１及び２に接続された電界効果トランジスタ
Ｍ１及びＭ２からなる差動トランジスタ対と、一端が電
界効果トランジスタＭ１及びＭ２の共通ソ−ス接続点に
され、他端が低位側電源端子４に接続された定電流源Ｉ
１と、ドレインおよびゲ−トが接続され、ソ−スが高位
側電源端子５に接続された電界効果トランジスタＭ３
と、ゲ−トが電界効果トランジスタＭ３のドレイン・ゲ
−ト接続点が接続され、ソ−スが高位側電源端子５に接
続され、ドレインが電界効果トランジスタＭ１のドレイ
ンに接続された電界効果トランジスタＭ４、とからなる
電流ミラ−回路と、ゲ−トが電界効果トランジスタＭ
１，Ｍ４のドレイン接続点に接続され、ソ−スが高位側
電源端子５に接続され、ドレインが出力端子３および電
界効果トランジスタＭ２のドレインに接続された電界効
果トランジスタＭ５と、電界効果トランジスタＭ３のド
レイン・ゲ−ト接続点に一端が接続され他端が低位側電
源端子４に接続された定電流源Ｉ２とを有している。
れ入力端子１及び２に接続された電界効果トランジスタ
Ｍ１及びＭ２からなる差動トランジスタ対と、一端が電
界効果トランジスタＭ１及びＭ２の共通ソ−ス接続点に
され、他端が低位側電源端子４に接続された定電流源Ｉ
１と、ドレインおよびゲ−トが接続され、ソ−スが高位
側電源端子５に接続された電界効果トランジスタＭ３
と、ゲ−トが電界効果トランジスタＭ３のドレイン・ゲ
−ト接続点が接続され、ソ−スが高位側電源端子５に接
続され、ドレインが電界効果トランジスタＭ１のドレイ
ンに接続された電界効果トランジスタＭ４、とからなる
電流ミラ−回路と、ゲ−トが電界効果トランジスタＭ
１，Ｍ４のドレイン接続点に接続され、ソ−スが高位側
電源端子５に接続され、ドレインが出力端子３および電
界効果トランジスタＭ２のドレインに接続された電界効
果トランジスタＭ５と、電界効果トランジスタＭ３のド
レイン・ゲ−ト接続点に一端が接続され他端が低位側電
源端子４に接続された定電流源Ｉ２とを有している。
【０００５】次に動作について説明する。
【０００６】電界効果トランジスタＭ１及びＭ２からな
る差動トランジスタ対は、入力端子１−２間に印加され
る信号電圧に応じて定電流源Ｉ１の電流を分配してドレ
イン電流を流す。電界効果トランジスタＭ３及びＭ４か
らなる電流ミラ−回路の出力電流は、定電流源Ｉ２によ
り定められた電流値に等しく一定であるから、電界効果
トランジスタＭ１のドレイン電流の変化分は、電界効果
トランジスタＭ５のゲ−トに伝達される。
る差動トランジスタ対は、入力端子１−２間に印加され
る信号電圧に応じて定電流源Ｉ１の電流を分配してドレ
イン電流を流す。電界効果トランジスタＭ３及びＭ４か
らなる電流ミラ−回路の出力電流は、定電流源Ｉ２によ
り定められた電流値に等しく一定であるから、電界効果
トランジスタＭ１のドレイン電流の変化分は、電界効果
トランジスタＭ５のゲ−トに伝達される。
【０００７】上記の電界効果トランジスタＭ１のドレイ
ン電流の変化分は、電界効果トランジスタＭ５により増
幅され出力端子３から取り出される。
ン電流の変化分は、電界効果トランジスタＭ５により増
幅され出力端子３から取り出される。
【０００８】一方、電界効果トランジスタＭ２のドレイ
ン電流の変化分は電界効果トランジスタＭ１のドレイン
電流の変化分を打ち消すような値になり、同様に出力端
子３から取り出される。
ン電流の変化分は電界効果トランジスタＭ１のドレイン
電流の変化分を打ち消すような値になり、同様に出力端
子３から取り出される。
【０００９】従って、出力端子３からは、大きく増幅さ
れた電流の変化分を取り出すことができ、図５の回路は
大きな電圧利得を持つ差動増幅器を提供することができ
ることが開示されている。
れた電流の変化分を取り出すことができ、図５の回路は
大きな電圧利得を持つ差動増幅器を提供することができ
ることが開示されている。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、差動増幅器は大きな電圧利得は持
つが、各トランジスタ間の動作点電圧の違いにより、差
動トランジスタ対のバランス点動作電流にずれが生じ、
その結果、入力オフセット電圧が生ずるという問題点が
あった。
うな従来の技術では、差動増幅器は大きな電圧利得は持
つが、各トランジスタ間の動作点電圧の違いにより、差
動トランジスタ対のバランス点動作電流にずれが生じ、
その結果、入力オフセット電圧が生ずるという問題点が
あった。
【００１１】本発明は、このような従来の技術が有する
問題点に着目してなされたもので、高利得の差動増幅器
において、オフセット電圧を低減できるようにした低オ
フセット差動増幅器を提供することを目的としている。
問題点に着目してなされたもので、高利得の差動増幅器
において、オフセット電圧を低減できるようにした低オ
フセット差動増幅器を提供することを目的としている。
【００１２】
【課題を解決するための手段】第１の発明の差動増幅器
は、ソ−スが共通に接続されゲ−トがそれぞれ第１及び
第２の入力端子（１，２）に接続された第１及び第２の
電界効果トランジスタからなる差動トランジスタ対（Ｍ
１，Ｍ２）と、該共通ソ−ス接続点に一端が接続され他
端が第１の電源端子（４）に接続された第１の定電流源
Ｉ１と、ドレインおよびゲ−トが接続され、ソ−スが第
２の電源端子（５）に接続された第３の電界効果トラン
ジスタ（Ｍ３）と、ゲ−トが第３の電界効果トランジス
タ（Ｍ３）のドレイン・ゲ−ト接続点に接続され、ソ−
スが第２の電源端子（５）に接続され、ドレインが第１
の電界効果トランジスタ（Ｍ１）のドレインに接続され
た第４の電界効果トランジスタ（Ｍ４）とからなる、電
流ミラ−回路と、ゲ−トが第１及び第４の電界効果トラ
ンジスタ（Ｍ１，Ｍ４）のドレイン接続点に接続され、
ソ−スが第２の電源端子（５）に接続され、ドレインが
出力端子（３）および第２の電界効果トランジスタ（Ｍ
２）のドレインに接続された第５の電界効果トランジス
タ（Ｍ５）と、ドレインが第３の電界効果トランジスタ
（Ｍ３）のドレイン・ゲ−ト接続点に接続されゲ−トが
第３の電源端子（６）に接続された第６の電界効果トラ
ンジスタ（Ｍ６）と、一端が第６の電界効果トランジス
タ（Ｍ６）のソ−スに接続され、他端が第１の電源端子
（４）に接続された第２の定電流源（Ｉ２）、とを備え
ている。
は、ソ−スが共通に接続されゲ−トがそれぞれ第１及び
第２の入力端子（１，２）に接続された第１及び第２の
電界効果トランジスタからなる差動トランジスタ対（Ｍ
１，Ｍ２）と、該共通ソ−ス接続点に一端が接続され他
端が第１の電源端子（４）に接続された第１の定電流源
Ｉ１と、ドレインおよびゲ−トが接続され、ソ−スが第
２の電源端子（５）に接続された第３の電界効果トラン
ジスタ（Ｍ３）と、ゲ−トが第３の電界効果トランジス
タ（Ｍ３）のドレイン・ゲ−ト接続点に接続され、ソ−
スが第２の電源端子（５）に接続され、ドレインが第１
の電界効果トランジスタ（Ｍ１）のドレインに接続され
た第４の電界効果トランジスタ（Ｍ４）とからなる、電
流ミラ−回路と、ゲ−トが第１及び第４の電界効果トラ
ンジスタ（Ｍ１，Ｍ４）のドレイン接続点に接続され、
ソ−スが第２の電源端子（５）に接続され、ドレインが
出力端子（３）および第２の電界効果トランジスタ（Ｍ
２）のドレインに接続された第５の電界効果トランジス
タ（Ｍ５）と、ドレインが第３の電界効果トランジスタ
（Ｍ３）のドレイン・ゲ−ト接続点に接続されゲ−トが
第３の電源端子（６）に接続された第６の電界効果トラ
ンジスタ（Ｍ６）と、一端が第６の電界効果トランジス
タ（Ｍ６）のソ−スに接続され、他端が第１の電源端子
（４）に接続された第２の定電流源（Ｉ２）、とを備え
ている。
【００１３】第２の発明の差動増幅器は、エミッタが共
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ドレインおよびゲ−トが接続され（ドレイン・
ゲ−ト接続点）、ソ−スが第２の電源端子（５）に接続
された第１の電界効果トランジスタ（Ｍ３）と、ゲ−ト
が第１の電界効果トランジスタ（Ｍ３）の該ドレイン・
ゲ−ト接続点に接続され、ソ−スが第２の電源端子
（５）に接続され、ドレインが第１のバイポ−ラトラン
ジスタ（Ｑ１）のコレクタに接続された第２の電界効果
トランジスタ（Ｍ４）、とからなる電流ミラ−回路と、
ゲ−トが第１のバイポ−ラトランジスタ（Ｑ１）のコレ
クタおよび第２の電界効果トランジスタ（Ｍ４）のドレ
イン接続点に接続され、ソ−スが第２の電源端子（５）
に接続され、ドレインが出力端子および第２のバイポ−
ラトランジスタ（Ｑ２）のコレクタに接続された第３の
電界効果トランジスタ（Ｍ５）と、コレクタが第１の電
界効果トランジスタ（Ｍ１）のドレイン・ゲ−ト接続点
に接続され、ベ−スが第３の電源端子（６）に接続され
た第３のバイポ−ラトランジスタ（Ｑ６）と、一端が第
３のバイポ−ラトランジスタ（Ｑ６）のエミッタに接続
され、他端が第１の電源端子（４）に接続された第２の
定電流源（Ｉ２）、とを備えている。
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ドレインおよびゲ−トが接続され（ドレイン・
ゲ−ト接続点）、ソ−スが第２の電源端子（５）に接続
された第１の電界効果トランジスタ（Ｍ３）と、ゲ−ト
が第１の電界効果トランジスタ（Ｍ３）の該ドレイン・
ゲ−ト接続点に接続され、ソ−スが第２の電源端子
（５）に接続され、ドレインが第１のバイポ−ラトラン
ジスタ（Ｑ１）のコレクタに接続された第２の電界効果
トランジスタ（Ｍ４）、とからなる電流ミラ−回路と、
ゲ−トが第１のバイポ−ラトランジスタ（Ｑ１）のコレ
クタおよび第２の電界効果トランジスタ（Ｍ４）のドレ
イン接続点に接続され、ソ−スが第２の電源端子（５）
に接続され、ドレインが出力端子および第２のバイポ−
ラトランジスタ（Ｑ２）のコレクタに接続された第３の
電界効果トランジスタ（Ｍ５）と、コレクタが第１の電
界効果トランジスタ（Ｍ１）のドレイン・ゲ−ト接続点
に接続され、ベ−スが第３の電源端子（６）に接続され
た第３のバイポ−ラトランジスタ（Ｑ６）と、一端が第
３のバイポ−ラトランジスタ（Ｑ６）のエミッタに接続
され、他端が第１の電源端子（４）に接続された第２の
定電流源（Ｉ２）、とを備えている。
【００１４】第３の発明の差動増幅器は、エミッタが共
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ベ−スが共通に第２の電源端子（７）に接続さ
れ、エミッタがそれぞれ第１及び第２のバイポ−ラトラ
ンジスタ（Ｑ１，Ｑ２）のコレクタに接続された第３及
び第４のバイポ−ラトランジスタ（Ｑ３，Ｑ４）と、ド
レインおよびゲ−トが接続され、ソ−スが第３の電源端
子（５）に接続された第１の電界効果トランジスタ（Ｍ
５）と、ゲ−トが第１の電界効果トランジスタ（Ｍ５）
のドレイン・ゲ−ト接続点に接続され、ソ−スが第３の
電源端子（５）に接続され、ドレインが第３のバイポ−
ラトランジスタ（Ｑ３）のコレクタに接続された第２の
電界効果トランジスタ（Ｍ６）、とからなる電流ミラ−
回路と、ゲ−トが第３のバイポ−ラトランジスタ（Ｑ
３）のコレクタおよび第２の電界効果トランジスタ（Ｍ
６）のドレイン接続点に接続され、ソ−スが第３の電源
端子（５）に接続され、ドレインが出力端子（３）およ
び第４のバイポ−ラトランジスタ（Ｑ４）のコレクタに
接続された第３の電界効果トランジスタ（Ｍ７）と、コ
レクタが第１の電界効果トランジスタ（Ｍ５）のドレイ
ン・ゲ−ト接続点に接続され、べ−スが第２の電源端子
（７）に接続された第５のバイポ−ラトランジスタ（Ｑ
８）と、コレクタが第５のパイポ−ラトランジスタ（Ｑ
８）のエミッタに接続され、ベ−スが第４の電源端子
（６）に接続された第６のバイポ−ラトランジスタ（Ｑ
９）と、一端が第６のバイポ−ラトランジスタ（Ｑ９）
のエミッタに接続され、他端が第１の電源端子（４）に
接続された第２の定電源流（Ｉ２）、とを備えている。
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ベ−スが共通に第２の電源端子（７）に接続さ
れ、エミッタがそれぞれ第１及び第２のバイポ−ラトラ
ンジスタ（Ｑ１，Ｑ２）のコレクタに接続された第３及
び第４のバイポ−ラトランジスタ（Ｑ３，Ｑ４）と、ド
レインおよびゲ−トが接続され、ソ−スが第３の電源端
子（５）に接続された第１の電界効果トランジスタ（Ｍ
５）と、ゲ−トが第１の電界効果トランジスタ（Ｍ５）
のドレイン・ゲ−ト接続点に接続され、ソ−スが第３の
電源端子（５）に接続され、ドレインが第３のバイポ−
ラトランジスタ（Ｑ３）のコレクタに接続された第２の
電界効果トランジスタ（Ｍ６）、とからなる電流ミラ−
回路と、ゲ−トが第３のバイポ−ラトランジスタ（Ｑ
３）のコレクタおよび第２の電界効果トランジスタ（Ｍ
６）のドレイン接続点に接続され、ソ−スが第３の電源
端子（５）に接続され、ドレインが出力端子（３）およ
び第４のバイポ−ラトランジスタ（Ｑ４）のコレクタに
接続された第３の電界効果トランジスタ（Ｍ７）と、コ
レクタが第１の電界効果トランジスタ（Ｍ５）のドレイ
ン・ゲ−ト接続点に接続され、べ−スが第２の電源端子
（７）に接続された第５のバイポ−ラトランジスタ（Ｑ
８）と、コレクタが第５のパイポ−ラトランジスタ（Ｑ
８）のエミッタに接続され、ベ−スが第４の電源端子
（６）に接続された第６のバイポ−ラトランジスタ（Ｑ
９）と、一端が第６のバイポ−ラトランジスタ（Ｑ９）
のエミッタに接続され、他端が第１の電源端子（４）に
接続された第２の定電源流（Ｉ２）、とを備えている。
【００１５】第４の発明の差動増幅器は、エミッタが共
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ベ−スが共通に第２の電源端子（７）に接続さ
れ、エミッタがそれぞれ第１及び第２のバイポ−ラトラ
ンジスタ（Ｑ１，Ｑ２）のコレクタに接続された第３及
び第４のバイポ−ラトランジスタ（ｑ３，Ｑ４）と、コ
レクタおよびベ−スが接続され、エミッタが第３の電源
端子（５）に接続された第５のバイポ−ラトランジスタ
（Ｑ５）と、ベ−スが第５のバイポ−ラトランジスタ
（Ｑ５）のコレクタ、ベ−ス接続点に接続されエミッタ
が第３の電源端子（３）に接続されコレクタが第３のバ
イポ−ラトランジスタ（Ｑ３）のコレクタに接続された
第６のバイポ−ラトランジスタ（Ｑ６）、とからなる電
流ミラ−回路と、ベ−スが前記第３、第６のバイポ−ラ
トランジスタのコレクタ接続点に接続されエミッタが前
記第３の電源端子に接続され、コレクタが出力端子およ
び前記第４のバイポ−ラトランジスタのコレクタに接続
された第７のバイポ−ラトランジスタと、コレクタが第
５のバイポ−ラトランジスタ（Ｑ５）のコレクタ、ベ−
ス接続点に接続され、ベ−スが第２の電源端子（７）に
接続された第８のバイポ−ラトランジスタ（Ｑ８）と、
コレクタが第８のバイポ−ラトランジスタ（Ｑ８）のエ
ミッタに接続され、ベ−スが第４の電源端子（６）に接
続された第９のバイポ−ラトランジスタ（Ｑ９）と、一
端が第９のバイポ−ラトランジスタ（Ｑ９）のエミッタ
に接続され他端が第１の電源端子（４）に接続された第
２の定電流源（Ｉ２）、とを備えている。
通に接続され、ベ−スがそれぞれ第１及び第２の入力端
子（１，２）に接続された第１及び第２のバイポ−ラト
ランジスタからなる差動トランジスタ対（Ｑ１，Ｑ２）
と、該共通エミッタ接続点に一端が接続され、他端が第
１の電源端子（４）に接続された第１の定電流源（Ｉ
１）と、ベ−スが共通に第２の電源端子（７）に接続さ
れ、エミッタがそれぞれ第１及び第２のバイポ−ラトラ
ンジスタ（Ｑ１，Ｑ２）のコレクタに接続された第３及
び第４のバイポ−ラトランジスタ（ｑ３，Ｑ４）と、コ
レクタおよびベ−スが接続され、エミッタが第３の電源
端子（５）に接続された第５のバイポ−ラトランジスタ
（Ｑ５）と、ベ−スが第５のバイポ−ラトランジスタ
（Ｑ５）のコレクタ、ベ−ス接続点に接続されエミッタ
が第３の電源端子（３）に接続されコレクタが第３のバ
イポ−ラトランジスタ（Ｑ３）のコレクタに接続された
第６のバイポ−ラトランジスタ（Ｑ６）、とからなる電
流ミラ−回路と、ベ−スが前記第３、第６のバイポ−ラ
トランジスタのコレクタ接続点に接続されエミッタが前
記第３の電源端子に接続され、コレクタが出力端子およ
び前記第４のバイポ−ラトランジスタのコレクタに接続
された第７のバイポ−ラトランジスタと、コレクタが第
５のバイポ−ラトランジスタ（Ｑ５）のコレクタ、ベ−
ス接続点に接続され、ベ−スが第２の電源端子（７）に
接続された第８のバイポ−ラトランジスタ（Ｑ８）と、
コレクタが第８のバイポ−ラトランジスタ（Ｑ８）のエ
ミッタに接続され、ベ−スが第４の電源端子（６）に接
続された第９のバイポ−ラトランジスタ（Ｑ９）と、一
端が第９のバイポ−ラトランジスタ（Ｑ９）のエミッタ
に接続され他端が第１の電源端子（４）に接続された第
２の定電流源（Ｉ２）、とを備えている。
【００１６】
【実施例】以下、本発明について図面を参照して説明す
る。
る。
【００１７】図１は第１の発明の一実施例である。
【００１８】差動トランジスタ対Ｍ１，Ｍ２は、ソ−ス
が共通に接続されゲ−トがそれぞれ第１及び第２の入力
端子１，２に接続された第１及び第２の電界効果トラン
ジスタからなる。
が共通に接続されゲ−トがそれぞれ第１及び第２の入力
端子１，２に接続された第１及び第２の電界効果トラン
ジスタからなる。
【００１９】第１の定電流源Ｉ１は、該共通ソ−ス接続
点に一端が接続され他端が第１の電源端子４に接続され
ている。
点に一端が接続され他端が第１の電源端子４に接続され
ている。
【００２０】第３の電界効果トランジスタＭ３は、ドレ
インおよびゲ−トが接続され、ソ−スが第２の電源端子
（５）に接続されいる。
インおよびゲ−トが接続され、ソ−スが第２の電源端子
（５）に接続されいる。
【００２１】第４の電界効果トランジスタＭ４は、ゲ−
トが第３の電界効果トランジスタＭ３のドレイン・ゲ−
ト接続点に接続され、ソ−スが第２の電源端子５に接続
され、ドレインが第１の電界効果トランジスタＭ１のド
レインに接続されている。
トが第３の電界効果トランジスタＭ３のドレイン・ゲ−
ト接続点に接続され、ソ−スが第２の電源端子５に接続
され、ドレインが第１の電界効果トランジスタＭ１のド
レインに接続されている。
【００２２】電流ミラ−回路は、差動トランジスタ対Ｍ
１，Ｍ２、第１の定電流源Ｉ１、第３の電界効果トラン
ジスタＭ３及び第４の電界効果トランジスタＭ４より構
成される。
１，Ｍ２、第１の定電流源Ｉ１、第３の電界効果トラン
ジスタＭ３及び第４の電界効果トランジスタＭ４より構
成される。
【００２３】第５の電界効果トランジスタＭ５は、ゲ−
トが第１及び第４の電界効果トランジスタＭ１，Ｍ４の
ドレイン接続点に接続され、ソ−スが第２の電源端子５
に接続され、ドレインが出力端子３および第２の電界効
果トランジスタＭ２のドレインに接続されている。
トが第１及び第４の電界効果トランジスタＭ１，Ｍ４の
ドレイン接続点に接続され、ソ−スが第２の電源端子５
に接続され、ドレインが出力端子３および第２の電界効
果トランジスタＭ２のドレインに接続されている。
【００２４】第６の電界効果トランジスタＭ６は、ドレ
インが第３の電界効果トランジスタＭ３のドレイン・ゲ
−ト接続点に接続されゲ−トが第３の電源端子６に接続
されている。
インが第３の電界効果トランジスタＭ３のドレイン・ゲ
−ト接続点に接続されゲ−トが第３の電源端子６に接続
されている。
【００２５】第２の定電流源Ｉ２は、一端が第６の電界
効果トランジスタＭ６のソ−スに接続され、他端が第１
の電源端子４に接続されている。
効果トランジスタＭ６のソ−スに接続され、他端が第１
の電源端子４に接続されている。
【００２６】次に動作について説明する。
【００２７】電界効果トランジスタＭ１及びＭ２からる
差動トランジスタ対は、入力端子１−２間に印加される
信号電圧に応じて定電流源Ｉ１の電流を分配してドレイ
ン電流を流す。電界効果トランジスタＭ３及びＭ４から
なる電流ミラ−回路の出力電流は、定電流源Ｉ２および
電界効果トランジスタＭ６により定められた電流値に等
しく一定であるから、電界効果トランジスタＭ１のドレ
イン電流の変化分は、電界効果トランジスタＭ５のゲ−
トに伝達される。
差動トランジスタ対は、入力端子１−２間に印加される
信号電圧に応じて定電流源Ｉ１の電流を分配してドレイ
ン電流を流す。電界効果トランジスタＭ３及びＭ４から
なる電流ミラ−回路の出力電流は、定電流源Ｉ２および
電界効果トランジスタＭ６により定められた電流値に等
しく一定であるから、電界効果トランジスタＭ１のドレ
イン電流の変化分は、電界効果トランジスタＭ５のゲ−
トに伝達される。
【００２８】上記の電界効果トランジスタＭ１のドレイ
ン電流の変化分は、電界効果トランジスタＭ５により増
幅され出力端子３から取り出される。
ン電流の変化分は、電界効果トランジスタＭ５により増
幅され出力端子３から取り出される。
【００２９】一方、電界効果トランジスタＭ２のドレイ
ン電流の変化分は電界効果トランジスタＭ１のドレイン
電流の変化分を打ち消すような値になる。即ち、電界効
果トランジスタＭ１のドレイン電流が増加すれば電界効
果トランジスタＭ２のドレイン電流はその分だけ減少す
る。
ン電流の変化分は電界効果トランジスタＭ１のドレイン
電流の変化分を打ち消すような値になる。即ち、電界効
果トランジスタＭ１のドレイン電流が増加すれば電界効
果トランジスタＭ２のドレイン電流はその分だけ減少す
る。
【００３０】従って、出力端子３から出力を電圧として
取り出す際の差動増幅器の低周波における電圧利得ＡＶ
は、以下のようになる。
取り出す際の差動増幅器の低周波における電圧利得ＡＶ
は、以下のようになる。
【００３１】ｇｍｌ、ｇｍ２、ｇｍ５；電界効果トラン
ジスタＭ１、Ｍ２、Ｍ５の伝達コンダクタンス。
ジスタＭ１、Ｍ２、Ｍ５の伝達コンダクタンス。
【００３２】ｒｏ１、ｒｏ２、ｒｏ４、ｒｏ５；電界効
果トランジスタＭ１、Ｍ２、Ｍ４、Ｍ５の出力抵抗。
果トランジスタＭ１、Ｍ２、Ｍ４、Ｍ５の出力抵抗。
【００３３】ｒｉ５；電界効果トランジスタＭ５の入力
抵抗。
抵抗。
【００３４】ＡＶ＝（１／２）・ｇｍｌ・｛ｒｏ１・ｒ
ｏ４・ｒｉ５／（ｒｏ１・ｒｏ４＋ｒｏ４・ｒｉ５＋ｒ
ｉ５・ｒｏ１）｝・ｇｍ５・｛ｒｏ２・ｒｏ５／（ｒｏ
２＋ｒｏ５）｝＋（１／２）・ｇｍ２・｛ｒｏ２・ｒｏ
５／（ｒｏ２＋ｒｏ５）｝一例として、以下の数値例に
ついて計算してみる。
ｏ４・ｒｉ５／（ｒｏ１・ｒｏ４＋ｒｏ４・ｒｉ５＋ｒ
ｉ５・ｒｏ１）｝・ｇｍ５・｛ｒｏ２・ｒｏ５／（ｒｏ
２＋ｒｏ５）｝＋（１／２）・ｇｍ２・｛ｒｏ２・ｒｏ
５／（ｒｏ２＋ｒｏ５）｝一例として、以下の数値例に
ついて計算してみる。
【００３５】ｇｍ１＝ｇｍ２＝４×１０-3［ジ−メン
ス］。
ス］。
【００３６】ｇｍ５＝２×１０-3［ジ−メンス］。
【００３７】ｒｏ１＝ｒｏ２＝５００［ｋΩ］。
【００３８】ｒｏ４＝ｒｏ５＝２００［ｋΩ］。
【００３９】ｒｉ５＝１００［ｋΩ］。
【００４０】ＡＶ＝（１／２）×４×（１０００×１
７）×２×（１０００／７）＋（１／２）×４×（１０
００／７）≒３３８９９［倍］＝９０．６［ｄＢ］。
７）×２×（１０００／７）＋（１／２）×４×（１０
００／７）≒３３８９９［倍］＝９０．６［ｄＢ］。
【００４１】上述のように、図１の回路は、低周波にお
ける電圧利得ＡＶが約９１［ｄＢ］と、非常に大きな値
を持つ差動増幅器が提供できる。
ける電圧利得ＡＶが約９１［ｄＢ］と、非常に大きな値
を持つ差動増幅器が提供できる。
【００４２】また、従来例（図５）や図１の回路におい
て一般的には、定電流源Ｉ１の電流値を定電流源Ｉ２の
電流値の２倍とし、電界効果トランジスタＭ３およびＭ
４は同一のトランジスタが用いられ、差動対をなす電界
効果トランジスタＭ１およびＭ２の動作点電流が等しく
なるよう設定される。
て一般的には、定電流源Ｉ１の電流値を定電流源Ｉ２の
電流値の２倍とし、電界効果トランジスタＭ３およびＭ
４は同一のトランジスタが用いられ、差動対をなす電界
効果トランジスタＭ１およびＭ２の動作点電流が等しく
なるよう設定される。
【００４３】しかしながら、従来例の回路では、電流ミ
ラ−回路を構成する電界効果トランジスタＭ３及びＭ４
のドレインソ−ス間電圧が大きく異なるため、トランジ
スタＭ３及びＭ４の動作電流は若干異なる。従って、ト
ランジスタＭ１、Ｍ２の動作電流も等しくなくなり、入
力端子１および２間に入力オフセット電圧を生じさせ
る。このオフセット電圧は、場合によっては数ｍＶにも
および、本回路の高精度装置への応用を制限することに
なる。
ラ−回路を構成する電界効果トランジスタＭ３及びＭ４
のドレインソ−ス間電圧が大きく異なるため、トランジ
スタＭ３及びＭ４の動作電流は若干異なる。従って、ト
ランジスタＭ１、Ｍ２の動作電流も等しくなくなり、入
力端子１および２間に入力オフセット電圧を生じさせ
る。このオフセット電圧は、場合によっては数ｍＶにも
および、本回路の高精度装置への応用を制限することに
なる。
【００４４】これに対し、本発明の実施例によれば、ト
ランジスタＭ３及びＭ４からなる電流ミラ−回路と定電
流源Ｉ２の間に電界効果トランジスタＭ６を挿入して、
トランジスタＭ３およびＭ４のドレインソ−ス間電圧を
ほぼ等しくできるため、入力端子１−２間の入力オフセ
ット電圧がほぼ零である差動増幅器が可能となる。
ランジスタＭ３及びＭ４からなる電流ミラ−回路と定電
流源Ｉ２の間に電界効果トランジスタＭ６を挿入して、
トランジスタＭ３およびＭ４のドレインソ−ス間電圧を
ほぼ等しくできるため、入力端子１−２間の入力オフセ
ット電圧がほぼ零である差動増幅器が可能となる。
【００４５】図２、図３および図４はそれぞれ、第２、
第３及び第４の発明の一実施例である。
第３及び第４の発明の一実施例である。
【００４６】なお、第１実施例と同種の部位には同一符
号を付し重複した説明を省略する。第１の発明の実施例
から推定が可能であるので構成、動作の詳細な説明につ
いては省略する。
号を付し重複した説明を省略する。第１の発明の実施例
から推定が可能であるので構成、動作の詳細な説明につ
いては省略する。
【００４７】図２の実施例は、図１における電界効果ト
ランジスタＭ１、Ｍ２およびＭ６を、バイポ−ラトラン
ジスタＱ１、Ｑ２、Ｑ６にしている。
ランジスタＭ１、Ｍ２およびＭ６を、バイポ−ラトラン
ジスタＱ１、Ｑ２、Ｑ６にしている。
【００４８】一般的に、バイポ−ラトランジスタのほう
が電界効果トランジスタより、集積回路化時のペア整合
性が良いため、入力オフセット電圧をより零に近づける
ことができる。
が電界効果トランジスタより、集積回路化時のペア整合
性が良いため、入力オフセット電圧をより零に近づける
ことができる。
【００４９】図３の実施例は、図２の実施例のトランジ
スタＱ１、Ｍ４間、トランジスタＱ２、Ｍ５間、および
トランジスタＱ６、Ｍ３間に、それぞれ、バイポ−ラト
ランジスタを挿入している。
スタＱ１、Ｍ４間、トランジスタＱ２、Ｍ５間、および
トランジスタＱ６、Ｍ３間に、それぞれ、バイポ−ラト
ランジスタを挿入している。
【００５０】差動トランジスタ対Ｑ１、Ｑ２にベ−ス接
地トランジスタＱ３、Ｑ４を付加しているので、図２の
実施例で得られる効果に加えて、電圧利得をより大きく
することができ、さらに、入力端子部のミラ−容量によ
る周波数特性の劣化に関しても、著しい改善効果があ
る。
地トランジスタＱ３、Ｑ４を付加しているので、図２の
実施例で得られる効果に加えて、電圧利得をより大きく
することができ、さらに、入力端子部のミラ−容量によ
る周波数特性の劣化に関しても、著しい改善効果があ
る。
【００５１】図４の実施例は、図３の実施例の電界効果
トランジスタＭ５、Ｍ６およびＭ７を、バイポ−ラトラ
ンジスタＱ５、Ｑ６、Ｑ７にしている。
トランジスタＭ５、Ｍ６およびＭ７を、バイポ−ラトラ
ンジスタＱ５、Ｑ６、Ｑ７にしている。
【００５２】図２、図３の実施例では、集積回路化時に
製造プロセスにバイポ−ラＣＭＯＳプロセスを必要と
し、製造コストが高くなるが、本実施例の回路は純バイ
ポ−ラプロセスで製造できるため、より安価な高利得・
高速・低オフセット電圧差動増幅器が可能となる効果が
ある。
製造プロセスにバイポ−ラＣＭＯＳプロセスを必要と
し、製造コストが高くなるが、本実施例の回路は純バイ
ポ−ラプロセスで製造できるため、より安価な高利得・
高速・低オフセット電圧差動増幅器が可能となる効果が
ある。
【００５３】なお、バイポ−ラトランジスタ、電界効果
トランジスタ、定電流源を、図１ないし図４の回路に対
し逆極性にした回路も同様な効果を有しているのは言う
までもない。
トランジスタ、定電流源を、図１ないし図４の回路に対
し逆極性にした回路も同様な効果を有しているのは言う
までもない。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
低周波信号入力時における大きな電圧利得を持ち、か
つ、従来は問題であった入力オフセット電圧をほぼ零に
できる差動増幅器が可能となり、その結果、高い精度の
信号処理回路へ適用が可能となる。
低周波信号入力時における大きな電圧利得を持ち、か
つ、従来は問題であった入力オフセット電圧をほぼ零に
できる差動増幅器が可能となり、その結果、高い精度の
信号処理回路へ適用が可能となる。
【図１】第１の発明に係る一実施例を示す回路図。
【図２】第２の発明に係る一実施例を示す回路図。
【図３】第３の発明に係る一実施例を示す回路図。
【図４】第４の発明に係る一実施例を示す回路図。
【図５】従来技術を示す回路図。
１ 入力端子 ２ 入力端子 ３ 出力端子 ４ 低位側電源端子 ５ 高位側電源端子 ６ バイアス電源端子 ７ バイアス電源端子 Ｍ１，…，Ｍ７ 電界効果トランジスタ Ｑ１，…，Ｑ９ バイポ−ラトランジスタ Ｉ１ 定電流源 Ｉ２ 定電流源
Claims (4)
- 【請求項１】 ソ−スが共通に接続されゲ−トがそれぞ
れ第１及び第２の入力端子に接続された第１及び第２の
電界効果トランジスタからなる差動トランジスタ対と、 前記共通ソ−ス接続点に一端が接続され他端が第１の電
源端子に接続された第１の定電流源と、 ドレインおよびゲ−トが接続され、ソ−スが第２の電源
端子に接続された第３の電界効果トランジスタと、 ゲ−トが該第３の電界効果トランジスタのドレイン・ゲ
−ト接続点に接続され、ソ−スが前記第２の電源端子に
接続され、ドレインが前記第１の電界効果トランジスタ
のドレインに接続された第４の電界効果トランジスタと
からなる、 電流ミラ−回路と、 ゲ−トが前記第１及び第４の電界効果トランジスタのド
レイン接続点に接続され、ソ−スが前記第２の電源端子
に接続され、ドレインが出力端子および前記第２の電界
効果トランジスタのドレインに接続された第５の電界効
果トランジスタと、 ドレインが前記第３の電界効果トランジスタのドレイン
・ゲ−ト接続点に接続されゲ−トが第３の電源端子に接
続された第６の電界効果トランジスタと、 一端が該第６の電界効果トランジスタのソ−スに接続さ
れ、他端が前記第１の電源端子に接続された第２の定電
流源、とを備えることを特徴とする差動増幅器。 - 【請求項２】 エミッタが共通に接続され、ベ−スがそ
れぞれ第１及び第２の入力端子に接続された第１及び第
２のバイポ−ラトランジスタからなる差動トランジスタ
対と、 前記共通エミッタ接続点に一端が接続され、他端が第１
の電源端子に接続された第１の定電流源と、 ドレインおよびゲ−トが接続され、ソ−スが第２の電源
端子に接続された第１の電界効果トランジスタと、 ゲ−トが該第１の電界効果トランジスタのドレイン・ゲ
−ト接続点に接続され、ソ−スが前記第２の電源端子に
接続され、ドレインが前記第１のバイポ−ラトランジス
タのコレクタに接続された第２の電界効果トランジス
タ、 とからなる電流ミラ−回路と、 ゲ−トが前記第１のバイポ−ラトランジスタのコレクタ
および第２の電界効果トランジスタのドレイン接続点に
接続され、ソ−スが前記第２の電源端子に接続され、ド
レインが出力端子および前記第２のバイポ−ラトランジ
スタのコレクタに接続された第３の電界効果トランジス
タと、 コレクタが前記第１の電界効果トランジスタのドレイン
・ゲ−ト接続点に接続され、ベ−スが第３の電源端子に
接続された第３のバイポ−ラトランジスタと、 一端が該第３のバイポ−ラトランジスタのエミッタに接
続され、他端が前記第１の電源端子に接続された第２の
定電流源、とを備えることを特徴とする差動増幅器。 - 【請求項３】 エミッタが共通に接続され、ベ−スがそ
れぞれ第１及び第２の入力端子に接続された第１及び第
２のバイポ−ラトランジスタからなる差動トランジスタ
対と、 前記共通エミッタ接続点に一端が接続され、他端が第１
の電源端子に接続された第１の定電流源と、 ベ−スが共通に第２の電源端子に接続され、エミッタが
それぞれ前記第１及び第２のバイポ−ラトランジスタの
コレクタに接続された第３及び第４のバイポ−ラトラン
ジスタと、 ドレインおよびゲ−トが接続され、ソ−スが第３の電源
端子に接続された第１の電界効果トランジスタと、 ゲ−トが該第１の電界効果トランジスタのドレイン・ゲ
−ト接続点に接続され、ソ−スが前記第３の電源端子に
接続され、ドレインが前記第３のバイポ−ラトランジス
タのコレクタに接続された第２の電界効果トランジス
タ、 とからなる電流ミラ−回路と、 ゲ−トが前記第３のバイポ−ラトランジスタのコレクタ
および前記第２の電界効果トランジスタのドレイン接続
点に接続され、ソ−スが前記第３の電源端子に接続さ
れ、ドレインが出力端子および前記第４のバイポ−ラト
ランジスタのコレクタに接続された第３の電界効果トラ
ンジスタと、 コレクタが前記第１の電界効果トランジスタのドレイン
・ゲ−ト接続点に接続され、べ−スが第２の電源端子に
接続された第５のバイポ−ラトランジスタと、 コレクタが該第５のパイポ−ラトランジスタのエミッタ
に接続され、ベ−スが第４の電源端子に接続された第６
のバイポ−ラトランジスタと、 一端が該第６のバイポ−ラトランジスタのエミッタに接
続され、他端が前記第１の電源端子に接続された第２の
定電源流、とを備えることを特徴とする差動増幅器。 - 【請求項４】 エミッタが共通に接続され、ベ−スがそ
れぞれ第１及び第２の入力端子に接続された第１及び第
２のバイポ−ラトランジスタからなる差動トランジスタ
対と、 前記共通エミッタ接続点に一端が接続され、他端が第１
の電源端子に接続された第１の定電流源と、 ベ−スが共通に第２の電源端子に接続され、エミッタが
それぞれ前記第１及び第２のバイポ−ラトランジスタの
コレクタに接続された第３及び第４のバイポ−ラトラン
ジスタと、 コレクタおよびベ−スが接続され、エミッタが第３の電
源端子に接続された第５のバイポ−ラトランジスタと、 ベ−スが該第５のバイポ−ラトランジスタのコレクタ、
ベ−ス接続点に接続されエミッタが前記第３の電源端子
に接続されコレクタが前記第３のバイポ−ラトランジス
タのコレクタに接続された第６のバイポ−ラトランジス
タ、 とからなる電流ミラ−回路と、 ベ−スが前記第３、第６のバイポ−ラトランジスタのコ
レクタ接続点に接続されエミッタが前記第３の電源端子
に接続され、コレクタが出力端子および前記第４のバイ
ポ−ラトランジスタのコレクタに接続された第７のバイ
ポ−ラトランジスタと、 コレクタが前記第５のバイポ−ラトランジスタのコレク
タ、ベ−ス接続点に接続され、ベ−スが第２の電源端子
に接続された第８のバイポ−ラトランジスタと、 コレクタが該第８のバイポ−ラトランジスタのエミッタ
に接続され、ベ−スが第４の電源端子に接続された第９
のバイポ−ラトランジスタと、 一端が該第９のバイポ−ラトランジスタのエミッタに接
続され他端が前記第１の電源端子に接続された第２の定
電流源、とを備えることを特徴とする差動増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143894A JP2590685B2 (ja) | 1993-06-15 | 1993-06-15 | 差動増幅器 |
| US08/258,226 US5396191A (en) | 1993-06-15 | 1994-06-10 | High gain differential amplifier capable of reducing offset voltage |
| DE69418250T DE69418250T2 (de) | 1993-06-15 | 1994-06-14 | Differenzverstärker mit hoher Verstärkung, fähig zur Offset-Gleichspannungsverminderung |
| EP94304269A EP0630102B1 (en) | 1993-06-15 | 1994-06-14 | High gain differential amplifier capable of reducing offset voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143894A JP2590685B2 (ja) | 1993-06-15 | 1993-06-15 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077336A true JPH077336A (ja) | 1995-01-10 |
| JP2590685B2 JP2590685B2 (ja) | 1997-03-12 |
Family
ID=15349526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143894A Expired - Lifetime JP2590685B2 (ja) | 1993-06-15 | 1993-06-15 | 差動増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5396191A (ja) |
| EP (1) | EP0630102B1 (ja) |
| JP (1) | JP2590685B2 (ja) |
| DE (1) | DE69418250T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1491014B1 (en) * | 2002-03-15 | 2008-10-01 | Gennum Corporation | System and method for compensating line losses over a digital visual interface (dvi) link |
| US8629726B1 (en) * | 2011-04-29 | 2014-01-14 | Bae Systems Information And Electronic Systems Integration Inc. | High-performance amplifier for transducer array input unit cell |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194610A (en) * | 1981-05-26 | 1982-11-30 | Nippon Telegr & Teleph Corp <Ntt> | Differential amplifier |
| JPS62179207A (ja) * | 1986-02-03 | 1987-08-06 | Toshiba Corp | トランジスタ増幅器のオフセツト補正回路 |
| JPH01137708A (ja) * | 1987-11-24 | 1989-05-30 | Nec Corp | 増幅回路 |
| JPH0410705A (ja) * | 1990-04-27 | 1992-01-14 | Canon Inc | 差動増幅器 |
| JPH04119005A (ja) * | 1990-09-07 | 1992-04-20 | New Japan Radio Co Ltd | 演算増幅回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139107A (ja) * | 1984-12-11 | 1986-06-26 | Nec Corp | 演算増幅器 |
| US4658157A (en) * | 1985-05-31 | 1987-04-14 | Rca Corporation | IGFET comparator circuit having greater control of intended offset voltage |
| US5045806A (en) * | 1988-04-17 | 1991-09-03 | Teledyne Industries | Offset compensated amplifier |
| JPH0645844A (ja) * | 1992-02-27 | 1994-02-18 | Nec Corp | 差動増幅器 |
-
1993
- 1993-06-15 JP JP5143894A patent/JP2590685B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-10 US US08/258,226 patent/US5396191A/en not_active Expired - Lifetime
- 1994-06-14 DE DE69418250T patent/DE69418250T2/de not_active Expired - Fee Related
- 1994-06-14 EP EP94304269A patent/EP0630102B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194610A (en) * | 1981-05-26 | 1982-11-30 | Nippon Telegr & Teleph Corp <Ntt> | Differential amplifier |
| JPS62179207A (ja) * | 1986-02-03 | 1987-08-06 | Toshiba Corp | トランジスタ増幅器のオフセツト補正回路 |
| JPH01137708A (ja) * | 1987-11-24 | 1989-05-30 | Nec Corp | 増幅回路 |
| JPH0410705A (ja) * | 1990-04-27 | 1992-01-14 | Canon Inc | 差動増幅器 |
| JPH04119005A (ja) * | 1990-09-07 | 1992-04-20 | New Japan Radio Co Ltd | 演算増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5396191A (en) | 1995-03-07 |
| DE69418250T2 (de) | 1999-09-02 |
| DE69418250D1 (de) | 1999-06-10 |
| EP0630102B1 (en) | 1999-05-06 |
| EP0630102A2 (en) | 1994-12-21 |
| EP0630102A3 (en) | 1995-08-23 |
| JP2590685B2 (ja) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183093B2 (ja) | 連続時間共通モード・フィ−ドバック増幅器 | |
| US20020109547A1 (en) | Slew rate boost circuitry and method | |
| JPH07162240A (ja) | 演算増幅器のための改良された利得向上方法 | |
| JP2665025B2 (ja) | 増幅器回路 | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| US5990741A (en) | Variable gain amplifier | |
| JPH0582082B2 (ja) | ||
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| CN100555847C (zh) | 跨导放大器及放大跨导的方法 | |
| US5777514A (en) | Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain | |
| TWI321900B (en) | Differential amplifier and semiconductor circuit | |
| JPH077336A (ja) | 差動増幅器 | |
| US5847598A (en) | Differential amplifier | |
| US5334949A (en) | Differential amplifiers | |
| KR20050064114A (ko) | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | |
| US7411459B2 (en) | Current mode transconductor tuning device | |
| JPH10276053A (ja) | 可変利得増幅器 | |
| JPH0645844A (ja) | 差動増幅器 | |
| JP3655290B2 (ja) | 演算増幅回路 | |
| JP3200152B2 (ja) | 差動入力回路 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JPH10224169A (ja) | 可変利得増幅器 | |
| JPH0364109A (ja) | 差動増幅回路 | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JP2718378B2 (ja) | 半導体増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |