JPH04109509U - 積層セラミツクインダクタ素子 - Google Patents

Abstract

(57)【要約】 【目的】 限られた大きさでインダクタンス値をあまり
小さくすることなく外部電極との間の静電容量に影響さ
れない積層セラミックインダクタ素子を得る 【構成】 コイル用導体層３と絶縁体層とを交互に積層
して直方体形状の積層体１を形成し、その両端面及びこ
れに連なる周面端部に外部電極２を形成した積層セラミ
ックインダクタ素子において、コイル用導体層３の端縁
を外部電極２から前記積層体１の積層方向厚さＨの略１
／３の距離を隔てた位置に配置した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、積層セラミックインダクタ素子に関する。

【０００２】

【従来の技術】

従来の積層セラミックインダクタ素子は、スルーホールを設けたフェライトグ リーンシートにコイルの一部であるコイル用導体を印刷し、このフェライトグリ ーンシートを積層、圧着することにより各層のコイル用導体をスルーホールを介 して接続してコイルを形成し、コイルの両端末である外側のコイル用導体を積層 体の両端面及びこれに連なる周面端部に形成した外部電極にそれぞれ接続し、積 層体を焼成することにより製造される。

【０００３】

【考案が解決しようとする課題】

図７に示すように、積層体ａの積層されたコイル用導体ｂの外側の導体ｂ₁は 前述のように外部電極ｃに接続されるので、外部電極ｃと同電位となり静電容量 を生じないが、他方の外部電極ｃに接続される外側の導体ｂ₂は外部電極ｃとの 間に静電容量を生じる。この静電容量はインダクタに付加されるとその共振周波 数が低下するので、インダクタの特性上好ましくない。 本考案は、限られた大きさでインダクタンス値をあまり小さくすることなく前 記静電容量に影響されない積層セラミックインダクタ素子を提供することをその 目的とするものである。

【０００４】

【課題を解決するための手段】

本考案は、上記の目的を達成するために、コイル用導体層と絶縁体層とを交互 に積層して直方体形状の積層体を形成し、外側の前記導体層を、該積層体の両端 面及びこれに連なる周面端部に形成した外部電極に接続して成る積層セラミック インダクタ素子において、積層した前記複数の導体層を、前記外部電極から前記 積層体の積層方向厚さの略１／３の距離を隔てた位置に配置したことを特徴とす る。

【０００５】

【作用】

図１及び図２示すように、直方体形状の積層体１の両端面及びこれに連なる周 面端部に形成された外部電極２から、積層体１の積層方向厚さＨの略１／３の距 離（Ｄ）を隔てた位置を結んだ境界面Ｆに接する位置にコイル用導体層等の導体 層３を配置すると、外部電極２と外側導体層３ａとの間の静電容量は、外側導体 層３ａを外部電極２から更に離した場合に比べて余り増加しないが、境界面Ｆよ り外部電極２寄りに外側導体層３ａを配置すると前記静電容量は急速に増加する 。

【０００６】

【実施例】

以下本考案の実施例を図面につき説明する。 図１及び図２に示す積層セラミックインダクタ素子は、例えば次のようにして 製造される。 フェライト粉末とバインダ等を混練して磁性体グリーンシートに成形する。次 いで、銀粉末をエチルセルロースを主体とするバインダを用いてペースト状とし 、これを前記磁性グリーンシートにスクリーン印刷してコイル用導体を形成する 。コイル用導体を印刷した磁性体グリーンシートを積層圧着し、各層のコイル用 導体をスルーホールを介して相互に接続して螺旋状コイルを形成し、この積層体 を９００℃にて１時間大気中で焼成する。そして銀粉末及びガラスフリットをエ チルセルロースを主体とするバインダを用いてペースト状とし、これを積層体の 両端面及びこれに連なる周面端面に塗布し、６００℃、１０分大気中で焼き付け ることにより外部電極が形成される。

【０００７】 実施例１ 直方体形状に形成されたインダクタの長さＬ、幅Ｗ、積層方向厚さＨ、外部電 極２の周面端部の長さＥ及び、外部電極２から境界面Ｆまでの距離Ｄを、Ｌ＝３ ．２ｍｍ、Ｗ＝１．６ｍｍ、Ｈ＝１．０５ｍｍ、Ｅ＝０．４０ｍｍ、Ｄ＝０．３ ｍｍ、インダクタンス値＝５．６μＨとし、積層したコイル用導体層３の端縁を 境界面Ｆに接する位置に配置した時のインダクタの共振周波数ｆ₀は、図３に示 すように５６．０ＭＨｚで、高い値を示した。 磁性材料等を変えてインダクタンス値を一定にしたままコイル用導体層３の積 層厚さを長くし、外側導体層３ａを前記境界面Ｆより外部電極２の側に配置した 時あるいはコイル用導体層３、３間の間隔を狭くしてコイル用導体層３の積層厚 さを短くした時、いずれも共振周波数Ｆ₀は図３に示すように低下した。前者は 、外部電極２とコイル用導体層３の外側導体層３ａとの間の静電容量の増加によ るものであり、後者はコイル用導体層３、３間に生ずる静電容量の増加によるも のと思われる。 尚、図３において、横軸の０点は図１に示すように、コイル用導体層３の外側 導体層３ａが境界面に接するときを示し、０点から左側は境界面Ｆから外部電極 ２の方向、右側は境界面Ｆから逆方向への外側導体層３ａの境界面Ｆからの距離 を示す。 磁性材料等を変え、インダクタンス値を一定にしたまま、積層したコイル用導 体３を、境界面Ｆに接する位置から積層体の端面方向あるいは逆方向に移動させ た位置に配置した時、図４に示すように境界面Ｆから端面方向（図では左側）に 移動させた位置では共振周波数ｆ₀は低下し、逆方向に移動させた位置では共振 周波数Ｆ₀は増加しなかった。

【０００８】 実施例２ Ｌ＝３．２ｍｍ、Ｗ＝１．６ｍｍ、Ｈ＝０．６ｍｍ、Ｅ＝０．４ｍｍ、Ｄ＝０ ．２ｍｍ、インダクタンス値＝５．６μＨとし、積層したコイル用導体層３の端 縁を境界面Ｆに接する位置に配置した時のインダクタの共振周波数ｆ₀は図５に 示すように４４ＭＨｚで、高い値を示した。 磁性材料等を変えてインダクタンス値を一定にしたまゝコイル用導体３の積層 厚さを実施例１の時と同じように変えた時共振周波数ｆ₀は減少した。

【０００９】 実施例３ Ｌ＝３．２ｍｍ、Ｗ＝１．６ｍｍ、Ｈ＝１．２５ｍｍ、Ｅ＝０．４ｍｍ、Ｄ＝ ０．４２ｍｍ、インダクタンス値５．６μＨとし、積層したコイル用導体層３を 境界面Ｆに接する位置に配置した時のインダクタの共振周波数ｆ₀は、図６に示 すように６８ＭＨｚで、高い値を示した。 磁性材料等を変えてインダクタンス値を一定にしたまゝコイル用導体３の積層 厚さを実施例１の時と同じように変えた時、共振周波数ｆ₀は減少した。

【００１０】

【考案の効果】

本考案は、上述のように構成されているので、限られた大きさで、インダクタ ンス値をあまり小さくすることなく、外部電極による静電容量に影響されない積 層セラミックインダクタ素子が得られるという効果を有する。

【図面の簡単な説明】

【図１】 本考案の一実施例である積層セラミックイ
ンダクタ素子の一部の長さ方向断面図

【図２】 図１のII-II線断面図

【図３】 実施例１及び比較例の特性図

【図４】 実施例１及び異なる比較例の特性図

【図５】 実施例２及び比較例の特性図

【図６】 実施例３及び比較例の特性図

【図７】 従来の積層セラミックインダクタ素子の長
さ方向断面図

【符号の説明】

１ 積層体 ２ 外部電極 ３ コイル用
導体層 ３ａ 外側導体層

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 コイル用導体層と絶縁体層とを交互に積
   層して直方体形状の積層体を形成し、外側の前記導体層
   を、該積層体の両端面及びこれに連なる周面端部に形成
   した外部電極に接続して成る積層セラミックインダクタ
   素子において、積層した前記複数の導体層を、前記外部
   電極から前記積層体の積層方向厚さの略１／３の距離を
   隔てた位置に配置したことを特徴とする積層セラミック
   インダクタ素子。