JPH11312733A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPH11312733A JPH11312733A JP11965598A JP11965598A JPH11312733A JP H11312733 A JPH11312733 A JP H11312733A JP 11965598 A JP11965598 A JP 11965598A JP 11965598 A JP11965598 A JP 11965598A JP H11312733 A JPH11312733 A JP H11312733A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor substrate
- wirings
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】配線間に十分な空隙あるいは誘電率の高い絶縁
膜を介在させ、配線間のキャパシンタンスを小さくする
ことを課題とする。 【解決手段】半導体基板１上に第１の絶縁膜２を介して
複数の配線３を互いに離間して形成する工程と、前記配
線３を含む半導体基板１上に第２の絶縁膜４を、配線３
間に位置する第２の絶縁膜４の最高部位が配線３の上部
の第２の絶縁膜４よりも低い位置となるように形成し、
半導体基体を形成する工程と、有機材料又は無機材料か
らなる支持膜に第３の絶縁膜５を形成した平坦状部材
を、前記第３の絶縁膜５が前記第２の絶縁膜４と密着す
るように前記半導体基体に重ねる工程と、前記平坦状部
材の支持膜を除去する工程とを具備することを特徴とす
る集積回路装置の製造方法。
膜を介在させ、配線間のキャパシンタンスを小さくする
ことを課題とする。 【解決手段】半導体基板１上に第１の絶縁膜２を介して
複数の配線３を互いに離間して形成する工程と、前記配
線３を含む半導体基板１上に第２の絶縁膜４を、配線３
間に位置する第２の絶縁膜４の最高部位が配線３の上部
の第２の絶縁膜４よりも低い位置となるように形成し、
半導体基体を形成する工程と、有機材料又は無機材料か
らなる支持膜に第３の絶縁膜５を形成した平坦状部材
を、前記第３の絶縁膜５が前記第２の絶縁膜４と密着す
るように前記半導体基体に重ねる工程と、前記平坦状部
材の支持膜を除去する工程とを具備することを特徴とす
る集積回路装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路装置の製造
方法に関し、特に配線間のキャパシンタンスを小さくす
るために配線間に空隙を形成した集積回路装置の製造方
法に関する。
方法に関し、特に配線間のキャパシンタンスを小さくす
るために配線間に空隙を形成した集積回路装置の製造方
法に関する。
【０００２】
【従来の技術】従来、集積回路装置では、配線間にＳｉ
Ｏ2 を主成分とする絶縁膜を設けることにより、配線間
の短絡を防止してきた。ところで、集積回路装置を高速
に動作させるためには、上記の絶縁膜に誘電率の小さい
材料を用いる必要があるが、ＳｉＯ2 を主成分とする絶
縁膜では、十分に誘電率の小さい膜が得られない。例え
ば、ＳｉＯＦを用いた膜の非誘電率は３〜４であり、Ｓ
ＯＧ（spin on glass ）法による膜では、２．５〜４で
ある。また、プロセス条件によっては、狭い配線間に形
成される絶縁膜によって中空の間隙が形成される場合が
あるが、この場合は比誘電率はほぼ１であり、理想的な
比誘電率を用いることができる。
Ｏ2 を主成分とする絶縁膜を設けることにより、配線間
の短絡を防止してきた。ところで、集積回路装置を高速
に動作させるためには、上記の絶縁膜に誘電率の小さい
材料を用いる必要があるが、ＳｉＯ2 を主成分とする絶
縁膜では、十分に誘電率の小さい膜が得られない。例え
ば、ＳｉＯＦを用いた膜の非誘電率は３〜４であり、Ｓ
ＯＧ（spin on glass ）法による膜では、２．５〜４で
ある。また、プロセス条件によっては、狭い配線間に形
成される絶縁膜によって中空の間隙が形成される場合が
あるが、この場合は比誘電率はほぼ１であり、理想的な
比誘電率を用いることができる。
【０００３】従来より用いられてきた、エアアイソレー
ションは、このようにプロセス条件を調整して、配線間
に間隙を形成する方法であるため、充分制御されたもの
ではなく、例えば、横隣の配線との間にできる領域の体
積の１／４程度がエアアイソレーション部分として用い
られるのみであった。
ションは、このようにプロセス条件を調整して、配線間
に間隙を形成する方法であるため、充分制御されたもの
ではなく、例えば、横隣の配線との間にできる領域の体
積の１／４程度がエアアイソレーション部分として用い
られるのみであった。
【０００４】
【発明が解決しようとする課題】本発明はこうした事情
を考慮してなされたもので、半導体基板上に複数の配線
を第１の絶縁膜を介して互いに離間して形成し、前記配
線を含む半導体基板上に第２の絶縁膜を、配線間に位置
する第２の絶縁膜の最高部位が配線の上部の第２の絶縁
膜よりも低い位置となるように形成して半導体基体を形
成し、有機材料又は無機材料からなる支持膜に第３の絶
縁膜を形成した平坦状部材を第３の絶縁膜が第２の絶縁
膜と密着するように前記半導体基体に重ねた後、前記平
坦状部材の支持膜を除去することにより、配線間に十分
な空隙を形成させ、もって配線間のキャパシンタンスを
小さくしえる集積回路装置の製造方法を提供することを
目的とする。
を考慮してなされたもので、半導体基板上に複数の配線
を第１の絶縁膜を介して互いに離間して形成し、前記配
線を含む半導体基板上に第２の絶縁膜を、配線間に位置
する第２の絶縁膜の最高部位が配線の上部の第２の絶縁
膜よりも低い位置となるように形成して半導体基体を形
成し、有機材料又は無機材料からなる支持膜に第３の絶
縁膜を形成した平坦状部材を第３の絶縁膜が第２の絶縁
膜と密着するように前記半導体基体に重ねた後、前記平
坦状部材の支持膜を除去することにより、配線間に十分
な空隙を形成させ、もって配線間のキャパシンタンスを
小さくしえる集積回路装置の製造方法を提供することを
目的とする。
【０００５】また、本発明は、半導体基板上に複数の配
線を第１の絶縁膜を介して互いに離間して形成し、前記
配線を含む半導体基板上に第２の絶縁膜を、配線間に位
置する第２の絶縁膜の最高部位が配線の上部の第２の絶
縁膜よりも低い位置となるように形成して半導体基体を
形成し、無機材料からなる支持膜に第３の絶縁膜を形成
した後アニール処理を施した平坦状部材を第３の絶縁膜
が第２の絶縁膜と密着するように前記半導体基体に重ね
た後、平坦状部材の支持膜を除去することにより、配線
間に十分な空隙を形成させ、もって配線間のキャパシン
タンスを小さくしえる集積回路装置の製造方法を提供す
ることを目的とする。
線を第１の絶縁膜を介して互いに離間して形成し、前記
配線を含む半導体基板上に第２の絶縁膜を、配線間に位
置する第２の絶縁膜の最高部位が配線の上部の第２の絶
縁膜よりも低い位置となるように形成して半導体基体を
形成し、無機材料からなる支持膜に第３の絶縁膜を形成
した後アニール処理を施した平坦状部材を第３の絶縁膜
が第２の絶縁膜と密着するように前記半導体基体に重ね
た後、平坦状部材の支持膜を除去することにより、配線
間に十分な空隙を形成させ、もって配線間のキャパシン
タンスを小さくしえる集積回路装置の製造方法を提供す
ることを目的とする。
【０００６】更に、本発明は、半導体基板上に複数の配
線を第１の絶縁膜を介して互いに離間して形成し、有機
材料又は無機材料からなる支持膜に第２の絶縁膜を形成
した平坦状部材を第２の絶縁膜が前記配線と密着するよ
うに半導体基板に重ねた後、平坦状部材の支持膜を除去
することにより、配線間に十分な空隙を形成させ、もっ
て配線間のキャパシンタンスを小さくしえる集積回路装
置の製造方法を提供することを目的とする。
線を第１の絶縁膜を介して互いに離間して形成し、有機
材料又は無機材料からなる支持膜に第２の絶縁膜を形成
した平坦状部材を第２の絶縁膜が前記配線と密着するよ
うに半導体基板に重ねた後、平坦状部材の支持膜を除去
することにより、配線間に十分な空隙を形成させ、もっ
て配線間のキャパシンタンスを小さくしえる集積回路装
置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本願第１の発明は、半導
体基板上に複数の配線を第１の絶縁膜を介して互いに離
間して形成する工程と、前記配線を含む半導体基板上に
第２の絶縁膜を、配線間に位置する第２の絶縁膜の最高
部位が配線の上部の第２の絶縁膜よりも低い位置となる
ように形成し、半導体基体を形成する工程と、有機材料
又は無機材料からなる支持膜に第３の絶縁膜を形成した
平坦状部材を、前記第３の絶縁膜が前記第２の絶縁膜と
密着するように前記半導体基体に重ねる工程と、前記平
坦状部材の支持膜を除去する工程とを具備することを特
徴とする集積回路装置の製造方法である。
体基板上に複数の配線を第１の絶縁膜を介して互いに離
間して形成する工程と、前記配線を含む半導体基板上に
第２の絶縁膜を、配線間に位置する第２の絶縁膜の最高
部位が配線の上部の第２の絶縁膜よりも低い位置となる
ように形成し、半導体基体を形成する工程と、有機材料
又は無機材料からなる支持膜に第３の絶縁膜を形成した
平坦状部材を、前記第３の絶縁膜が前記第２の絶縁膜と
密着するように前記半導体基体に重ねる工程と、前記平
坦状部材の支持膜を除去する工程とを具備することを特
徴とする集積回路装置の製造方法である。
【０００８】本願第２の発明は、半導体基板上に複数の
配線を第１の絶縁膜を介して互いに離間して形成する工
程と、前記配線を含む半導体基板上に第２の絶縁膜を、
配線間に位置する第２の絶縁膜の最高部位が配線の上部
の第２の絶縁膜よりも低い位置となるように形成し、半
導体基体を形成する工程と、無機材料からなる支持膜に
第３の絶縁膜を形成した後アニール処理を施した平坦状
部材を、前記第３の絶縁膜が前記第３の絶縁膜と密着す
るように前記半導体基体に重ねる工程と、前記平坦状部
材の支持膜を除去する工程とを具備することを特徴とす
る集積回路装置の製造方法である。
配線を第１の絶縁膜を介して互いに離間して形成する工
程と、前記配線を含む半導体基板上に第２の絶縁膜を、
配線間に位置する第２の絶縁膜の最高部位が配線の上部
の第２の絶縁膜よりも低い位置となるように形成し、半
導体基体を形成する工程と、無機材料からなる支持膜に
第３の絶縁膜を形成した後アニール処理を施した平坦状
部材を、前記第３の絶縁膜が前記第３の絶縁膜と密着す
るように前記半導体基体に重ねる工程と、前記平坦状部
材の支持膜を除去する工程とを具備することを特徴とす
る集積回路装置の製造方法である。
【０００９】本願第３の発明は、半導体基板上に複数の
配線を第１の絶縁膜を介して互いに離間して形成する工
程と、有機材料又は無機材料からなる支持膜に第２の絶
縁膜を形成した平坦状部材を、前記第２の絶縁膜が前記
配線と密着するように前記半導体基板に重ねる工程と、
前記平坦状部材の支持膜を除去する工程とを具備するこ
とを特徴とする集積回路装置の製造方法である。
配線を第１の絶縁膜を介して互いに離間して形成する工
程と、有機材料又は無機材料からなる支持膜に第２の絶
縁膜を形成した平坦状部材を、前記第２の絶縁膜が前記
配線と密着するように前記半導体基板に重ねる工程と、
前記平坦状部材の支持膜を除去する工程とを具備するこ
とを特徴とする集積回路装置の製造方法である。
【００１０】本発明において、前記支持膜の膜厚は１０
μｍ以下であることが望ましい。これは、支持膜の膜厚
が１０μｍを越えると、支持膜を除去するのに時間がか
かるからである。
μｍ以下であることが望ましい。これは、支持膜の膜厚
が１０μｍを越えると、支持膜を除去するのに時間がか
かるからである。
【００１１】本発明において、前記支持膜の無機材料は
金属であることが好ましい。この理由は、平坦状部材を
半導体基体に重ねた後、密着性をえるために熱処理する
ことができるからである。
金属であることが好ましい。この理由は、平坦状部材を
半導体基体に重ねた後、密着性をえるために熱処理する
ことができるからである。
【００１２】本発明において、前記配線は一定の電位に
保持されて閉じたダミー配線の輪内部に電気回路を配置
したものが好ましい。前記半導体基板端では、際端部の
配線の外側にダミー配線を設けて中空部を形成すること
が望ましい。このダミー配線は、閉じた形状を持つこと
により半導体基板の信頼性を上げることができる。
保持されて閉じたダミー配線の輪内部に電気回路を配置
したものが好ましい。前記半導体基板端では、際端部の
配線の外側にダミー配線を設けて中空部を形成すること
が望ましい。このダミー配線は、閉じた形状を持つこと
により半導体基板の信頼性を上げることができる。
【００１３】
【発明の実施の形態】図１は、本発明に係る集積回路装
置の断面図を示す。
置の断面図を示す。
【００１４】図中の符番１は半導体基板であり、この基
板１上に第１の層間絶縁膜２を介して複数の金属製の配
線３が互いに離間して形成されている。前記配線３を含
む層間絶縁膜２上には薄い第２の層間絶縁膜４が形成さ
れている。ここで、配線３間に位置する層間絶縁膜４の
最高部位は配線３の上部の層間絶縁膜４よりも低い位置
となるように形成されている。前記第２の層間絶縁膜４
上には無機材料又は有機材料からなる絶縁膜５が形成さ
れている。前記配線３間には、第２の層間絶縁膜４と絶
縁膜５とによりエアアイソレーション（空隙）６が形成
されている。
板１上に第１の層間絶縁膜２を介して複数の金属製の配
線３が互いに離間して形成されている。前記配線３を含
む層間絶縁膜２上には薄い第２の層間絶縁膜４が形成さ
れている。ここで、配線３間に位置する層間絶縁膜４の
最高部位は配線３の上部の層間絶縁膜４よりも低い位置
となるように形成されている。前記第２の層間絶縁膜４
上には無機材料又は有機材料からなる絶縁膜５が形成さ
れている。前記配線３間には、第２の層間絶縁膜４と絶
縁膜５とによりエアアイソレーション（空隙）６が形成
されている。
【００１５】このように、本発明は、図１のように配線
３を含む第１の層間絶縁膜２上に第２の層間絶縁膜４を
設けて、積極的に中空領域を形成するものである。ただ
し、第２の層間絶縁膜は必ずしも必要ではなく、場合に
よっては省略できる。このため、横隣の配線との間にで
きる領域の中空部の体積の割合は、１／２〜１近くにす
ることができ、従来の方法に比べて大きくとれるので、
配線間の寄生容量が大幅に減少する。
３を含む第１の層間絶縁膜２上に第２の層間絶縁膜４を
設けて、積極的に中空領域を形成するものである。ただ
し、第２の層間絶縁膜は必ずしも必要ではなく、場合に
よっては省略できる。このため、横隣の配線との間にで
きる領域の中空部の体積の割合は、１／２〜１近くにす
ることができ、従来の方法に比べて大きくとれるので、
配線間の寄生容量が大幅に減少する。
【００１６】また、本発明では配線間隔を揃えて置くこ
とが望ましいが、完全に揃える必要はなく、最大値を設
定し、それを越えなければ中空部を維持することができ
る。更に、半導体チップ端では、隣端部の配線の外側に
ダミー配線を設けて中空部を形成することが望ましい。
このダミー配線は、閉じた形状を持つことにより半導体
チップの信頼度を上げることができる。
とが望ましいが、完全に揃える必要はなく、最大値を設
定し、それを越えなければ中空部を維持することができ
る。更に、半導体チップ端では、隣端部の配線の外側に
ダミー配線を設けて中空部を形成することが望ましい。
このダミー配線は、閉じた形状を持つことにより半導体
チップの信頼度を上げることができる。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】（実施例１）図２及び図３を参照する。ま
ず平坦状部材11を形成しておく。この平坦状部材11は、
支持膜としての厚さ５μｍのポリエチレン膜（あるいは
ポリスチレン膜）12に、第３の絶縁膜としてのＳｉＯ2
膜（キャップ膜）13をスパッタあるいはコーティングに
より形成する。一方、Ｓｉ基板（半導体基板）14を用い
て半導体基体15を形成した。即ち、Ｓｉ基板14上に厚さ
１μｍの第１の絶縁膜としての第１の層間絶縁膜（ＢＰ
ＳＧ膜）16を介して複数の金属製の配線17を互いに離間
して形成した後、前記配線17を含む層間絶縁膜16上に第
２の絶縁膜としての薄い（１０μｍ以下の）第２の層間
絶縁膜（プラズマＴＥＯＳ膜）18を形成することにより
半導体基体15を形成した（図２参照）。なお、パッシベ
ーション膜がさらに堆積される等の場合はこの層間絶縁
膜18は必要ではない。前記配線17のサイズは、厚さ０．
６μｍ、幅０．５μｍ、配線間隔は０．６μｍである。
また、配線17間に位置する層間絶縁膜18の最高部位は配
線17の上部の層間絶縁膜18よりも低い位置となるように
形成されている。
ず平坦状部材11を形成しておく。この平坦状部材11は、
支持膜としての厚さ５μｍのポリエチレン膜（あるいは
ポリスチレン膜）12に、第３の絶縁膜としてのＳｉＯ2
膜（キャップ膜）13をスパッタあるいはコーティングに
より形成する。一方、Ｓｉ基板（半導体基板）14を用い
て半導体基体15を形成した。即ち、Ｓｉ基板14上に厚さ
１μｍの第１の絶縁膜としての第１の層間絶縁膜（ＢＰ
ＳＧ膜）16を介して複数の金属製の配線17を互いに離間
して形成した後、前記配線17を含む層間絶縁膜16上に第
２の絶縁膜としての薄い（１０μｍ以下の）第２の層間
絶縁膜（プラズマＴＥＯＳ膜）18を形成することにより
半導体基体15を形成した（図２参照）。なお、パッシベ
ーション膜がさらに堆積される等の場合はこの層間絶縁
膜18は必要ではない。前記配線17のサイズは、厚さ０．
６μｍ、幅０．５μｍ、配線間隔は０．６μｍである。
また、配線17間に位置する層間絶縁膜18の最高部位は配
線17の上部の層間絶縁膜18よりも低い位置となるように
形成されている。
【００１９】つづいて、前記半導体基体15上に、平坦状
部材11をキャップ膜13が半導体基体15の第２の層間絶縁
膜18に密着するように重ね合わせた（図３参照）。この
際、キャップ膜13と第２の層間絶縁膜18は減圧雰囲気中
で密着させた。密着させる際の雰囲気は、ヘリウムであ
ることが望ましい。この密着は分子間力によるもので、
この段階では密着性はまだ十分でない。次に、酸素プラ
ズマ中でアッシングして支持膜12を除去した後、４００
℃の窒素雰囲気で３０分間アニールすることにより、第
２の層間絶縁膜18とこれに密着したキャップ膜13からな
るアイソレーション（空隙）19を形成し、集積回路装置
を製造した（図４参照）。なお、この後図示しないがプ
ラズマＴＥＯＳ膜を形成し、さらに配線層を重ねて形成
する。
部材11をキャップ膜13が半導体基体15の第２の層間絶縁
膜18に密着するように重ね合わせた（図３参照）。この
際、キャップ膜13と第２の層間絶縁膜18は減圧雰囲気中
で密着させた。密着させる際の雰囲気は、ヘリウムであ
ることが望ましい。この密着は分子間力によるもので、
この段階では密着性はまだ十分でない。次に、酸素プラ
ズマ中でアッシングして支持膜12を除去した後、４００
℃の窒素雰囲気で３０分間アニールすることにより、第
２の層間絶縁膜18とこれに密着したキャップ膜13からな
るアイソレーション（空隙）19を形成し、集積回路装置
を製造した（図４参照）。なお、この後図示しないがプ
ラズマＴＥＯＳ膜を形成し、さらに配線層を重ねて形成
する。
【００２０】上記実施例によれば、複数の配線17により
凹凸に形成された第２の層間絶縁膜18上に、支持膜12上
にキャップ膜13を形成した平坦状部材11をキャップ膜13
が第２の層間絶縁膜18と密着するようにＨｅ雰囲気で重
ね合わせ、支持膜12を除去した後、アニールすることに
より、第２の層間絶縁膜18とこれに密着したキャップ膜
13とからなる空隙19を形成するため、配線17間に十分な
空隙19を形成することができ、配線17間のキャパシンタ
ンスを小さくすることができる。事実、実施例１に係る
装置を用いて配線間の寄生容量を測定したところ、従来
装置と比べて略半減することができ、デバイスを５％程
度高速化することができることが確認された。
凹凸に形成された第２の層間絶縁膜18上に、支持膜12上
にキャップ膜13を形成した平坦状部材11をキャップ膜13
が第２の層間絶縁膜18と密着するようにＨｅ雰囲気で重
ね合わせ、支持膜12を除去した後、アニールすることに
より、第２の層間絶縁膜18とこれに密着したキャップ膜
13とからなる空隙19を形成するため、配線17間に十分な
空隙19を形成することができ、配線17間のキャパシンタ
ンスを小さくすることができる。事実、実施例１に係る
装置を用いて配線間の寄生容量を測定したところ、従来
装置と比べて略半減することができ、デバイスを５％程
度高速化することができることが確認された。
【００２１】（実施例２）図４及び図５を参照する。本
実施例２では、支持膜として厚さ３μｍのアルミニウム
薄膜21を用いた。まず、このアルミニウム薄膜21にＳｉ
Ｏ2 膜（キャップ膜）13を形成した後、４００℃でアニ
ールすることにより平坦状部材22を形成した。そして、
実施例１と同様、図４のように半導体基体15と張り合わ
せた後、通常のドライエッチングによりアルミニウム薄
膜21を除去した。この際、酸化膜との選択比は十分にと
れるので、図５のようにキャップ膜13のみを残すことが
できる。なお、ここで、アルミニウム薄膜の代わりにタ
ングステン薄膜を用いることにより焼成をより高温で行
うことができ、従って緻密な層間膜を形成することがで
きる。
実施例２では、支持膜として厚さ３μｍのアルミニウム
薄膜21を用いた。まず、このアルミニウム薄膜21にＳｉ
Ｏ2 膜（キャップ膜）13を形成した後、４００℃でアニ
ールすることにより平坦状部材22を形成した。そして、
実施例１と同様、図４のように半導体基体15と張り合わ
せた後、通常のドライエッチングによりアルミニウム薄
膜21を除去した。この際、酸化膜との選択比は十分にと
れるので、図５のようにキャップ膜13のみを残すことが
できる。なお、ここで、アルミニウム薄膜の代わりにタ
ングステン薄膜を用いることにより焼成をより高温で行
うことができ、従って緻密な層間膜を形成することがで
きる。
【００２２】（実施例３）図６及び図７を参照する。こ
こで、図６は実施例３に係る集積回路装置の断面図であ
り、図７はこの装置の一構成をなす配線の回路図を示
す。本実施例３は、実施例１や実施例２と比べ、第２の
層間絶縁膜を用いずに配線17を含むＳｉ基板14上にキャ
ップ膜13を直接配線17と接するように形成する点が異な
る。前記配線17は、図７に示すように、一定の電位に保
持されて閉じたダミー配線41の輪内部に電気回路42を配
置した構成となっている。
こで、図６は実施例３に係る集積回路装置の断面図であ
り、図７はこの装置の一構成をなす配線の回路図を示
す。本実施例３は、実施例１や実施例２と比べ、第２の
層間絶縁膜を用いずに配線17を含むＳｉ基板14上にキャ
ップ膜13を直接配線17と接するように形成する点が異な
る。前記配線17は、図７に示すように、一定の電位に保
持されて閉じたダミー配線41の輪内部に電気回路42を配
置した構成となっている。
【００２３】なお、上記各実施例では、配線間に空隙19
を形成する場合について述べたが、この他、空隙を形成
する代わりに誘電率の低い絶縁膜を配線間に介在させて
も、配線間のキャパシンタンスを小さくすることができ
る。
を形成する場合について述べたが、この他、空隙を形成
する代わりに誘電率の低い絶縁膜を配線間に介在させて
も、配線間のキャパシンタンスを小さくすることができ
る。
【００２４】
【発明の効果】以上詳述したように本発明によれば、半
導体基板上に複数の配線を第１の絶縁膜を介して互いに
離間して形成し、前記配線を含む半導体基板上に第２の
絶縁膜を、配線間に位置する第２の絶縁膜の最高部位が
配線の上部の第２の絶縁膜よりも低い位置となるように
形成して半導体基体を形成し、有機材料又は無機材料か
らなる支持膜に第３の絶縁膜を形成した平坦状部材を第
３の絶縁膜が第２の絶縁膜と密着するように前記半導体
基体に重ねた後、前記平坦状部材の支持膜を除去するこ
とにより、配線間に十分な空隙を形成させ、もって配線
間のキャパシンタンスを小さくしえる集積回路装置の製
造方法を提供することを目的とする。
導体基板上に複数の配線を第１の絶縁膜を介して互いに
離間して形成し、前記配線を含む半導体基板上に第２の
絶縁膜を、配線間に位置する第２の絶縁膜の最高部位が
配線の上部の第２の絶縁膜よりも低い位置となるように
形成して半導体基体を形成し、有機材料又は無機材料か
らなる支持膜に第３の絶縁膜を形成した平坦状部材を第
３の絶縁膜が第２の絶縁膜と密着するように前記半導体
基体に重ねた後、前記平坦状部材の支持膜を除去するこ
とにより、配線間に十分な空隙を形成させ、もって配線
間のキャパシンタンスを小さくしえる集積回路装置の製
造方法を提供することを目的とする。
【００２５】また、本発明は、半導体基板上に複数の配
線を第１の絶縁膜を介して互いに離間して形成し、前記
配線を含む半導体基板上に第２の絶縁膜を、配線間に位
置する第２の絶縁膜の最高部位が配線の上部の第２の絶
縁膜よりも低い位置となるように形成して半導体基体を
形成し、無機材料からなる支持膜に第３の絶縁膜を形成
した後アニール処理を施した平坦状部材を第３の絶縁膜
が第２の絶縁膜と密着するように前記半導体基体に重ね
た後、平坦状部材の支持膜を除去することにより、配線
間に十分な空隙を形成させ、もって配線間のキャパシン
タンスを小さくしえる集積回路装置の製造方法を提供で
きる。
線を第１の絶縁膜を介して互いに離間して形成し、前記
配線を含む半導体基板上に第２の絶縁膜を、配線間に位
置する第２の絶縁膜の最高部位が配線の上部の第２の絶
縁膜よりも低い位置となるように形成して半導体基体を
形成し、無機材料からなる支持膜に第３の絶縁膜を形成
した後アニール処理を施した平坦状部材を第３の絶縁膜
が第２の絶縁膜と密着するように前記半導体基体に重ね
た後、平坦状部材の支持膜を除去することにより、配線
間に十分な空隙を形成させ、もって配線間のキャパシン
タンスを小さくしえる集積回路装置の製造方法を提供で
きる。
【００２６】更に、本発明は、半導体基板上に複数の配
線を第１の絶縁膜を介して互いに離間して形成し、有機
材料又は無機材料からなる支持膜に第２の絶縁膜を形成
した平坦状部材を第２の絶縁膜が前記配線と密着するよ
うに半導体基板に重ねた後、平坦状部材の支持膜を除去
することにより、配線間に十分な空隙を形成させ、もっ
て配線間のキャパシンタンスを小さくしえる集積回路装
置の製造方法を提供できる。
線を第１の絶縁膜を介して互いに離間して形成し、有機
材料又は無機材料からなる支持膜に第２の絶縁膜を形成
した平坦状部材を第２の絶縁膜が前記配線と密着するよ
うに半導体基板に重ねた後、平坦状部材の支持膜を除去
することにより、配線間に十分な空隙を形成させ、もっ
て配線間のキャパシンタンスを小さくしえる集積回路装
置の製造方法を提供できる。
【図１】本発明に係る集積回路装置の一例を示す断面
図。
図。
【図２】本発明の実施例１に係る集積回路装置の製造方
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせる前の断面図。
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせる前の断面図。
【図３】本発明の実施例１に係る集積回路装置の製造方
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせ、アニール後の最終工程を示す断面図。
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせ、アニール後の最終工程を示す断面図。
【図４】本発明の実施例２に係る集積回路装置の製造方
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせた後の断面図。
法の一工程図を示し、半導体基体と平坦状部材を張り合
わせた後の断面図。
【図５】本発明の実施例２に係る集積回路装置の製造方
法の一工程図を示し、支持膜を平坦状部材から除去した
後の最終工程を示す断面図。
法の一工程図を示し、支持膜を平坦状部材から除去した
後の最終工程を示す断面図。
【図６】本発明の実施例３に係る集積回路装置の断面
図。
図。
【図７】図６の集積回路装置の一構成を示す配線の回路
図。
図。
11，22…平坦状部材、 12，21…支持膜、 13…第２の絶縁膜（キャップ膜）、 14…Ｓｉ基板、 15…半導体基体、 16…第１の層間絶縁膜（第１の絶縁膜）、 17…配線、 18…第２の層間絶縁膜（第２の絶縁膜）、 19…空隙。
Claims (6)
- 【請求項１】 半導体基板上に複数の配線を第１の絶縁
膜を介して互いに離間して形成する工程と、 前記配線を含む半導体基板上に第２の絶縁膜を、配線間
に位置する第２の絶縁膜の最高部位が配線の上部の第２
の絶縁膜よりも低い位置となるように形成し、半導体基
体を形成する工程と、 有機材料又は無機材料からなる支持膜に第３の絶縁膜を
形成した平坦状部材を、前記第３の絶縁膜が前記第２の
絶縁膜と密着するように前記半導体基体に重ねる工程
と、 前記平坦状部材の支持膜を除去する工程とを具備するこ
とを特徴とする集積回路装置の製造方法。 - 【請求項２】 半導体基板上に複数の配線を第１の絶縁
膜を介して互いに離間して形成する工程と、 前記配線を含む半導体基板上に第２の絶縁膜を、配線間
に位置する第２の絶縁膜の最高部位が配線の上部の第２
の絶縁膜よりも低い位置となるように形成し、半導体基
体を形成する工程と、 無機材料からなる支持膜に第３の絶縁膜を形成した後ア
ニール処理を施した平坦状部材を、前記第３の絶縁膜が
前記第３の絶縁膜と密着するように前記半導体基体に重
ねる工程と、 前記平坦状部材の支持膜を除去する工程とを具備するこ
とを特徴とする集積回路装置の製造方法。 - 【請求項３】 半導体基板上に複数の配線を第１の絶縁
膜を介して互いに離間して形成する工程と、 有機材料又は無機材料からなる支持膜に第２の絶縁膜を
形成した平坦状部材を、前記第２の絶縁膜が前記配線と
密着するように前記半導体基板に重ねる工程と、 前記平坦状部材の支持膜を除去する工程とを具備するこ
とを特徴とする集積回路装置の製造方法。 - 【請求項４】 前記支持膜の膜厚が１０μｍ以下である
ことを特徴とする請求項１若しくは３記載の集積回路装
置の製造方法。 - 【請求項５】 前記支持膜の無機材料は金属であること
を特徴とする請求項１、請求項２、請求項３いずれか記
載の集積回路装置の製造方法。 - 【請求項６】 前記配線は、一定の電位に保持されて閉
じたダミー配線の輪内部に電気回路を配置したものであ
ることを特徴とする請求項３記載の集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11965598A JPH11312733A (ja) | 1998-04-28 | 1998-04-28 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11965598A JPH11312733A (ja) | 1998-04-28 | 1998-04-28 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312733A true JPH11312733A (ja) | 1999-11-09 |
Family
ID=14766814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11965598A Pending JPH11312733A (ja) | 1998-04-28 | 1998-04-28 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312733A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042652A1 (fr) * | 1999-01-12 | 2000-07-20 | Tokyo Electron Limited | Dispositif a semiconducteur et procede de fabrication |
| JP2003519924A (ja) * | 2000-01-05 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信号処理時間が減じられた半導体装置およびその製造方法 |
| JP2007208128A (ja) * | 2006-02-03 | 2007-08-16 | Oki Electric Ind Co Ltd | 絶縁膜の形成方法 |
| KR20150105934A (ko) * | 2014-03-10 | 2015-09-18 | 주식회사 아모텍 | 공극을 구비하는 칩 소자 및 그 제조 방법 |
-
1998
- 1998-04-28 JP JP11965598A patent/JPH11312733A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042652A1 (fr) * | 1999-01-12 | 2000-07-20 | Tokyo Electron Limited | Dispositif a semiconducteur et procede de fabrication |
| JP2003519924A (ja) * | 2000-01-05 | 2003-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信号処理時間が減じられた半導体装置およびその製造方法 |
| JP2007208128A (ja) * | 2006-02-03 | 2007-08-16 | Oki Electric Ind Co Ltd | 絶縁膜の形成方法 |
| KR20150105934A (ko) * | 2014-03-10 | 2015-09-18 | 주식회사 아모텍 | 공극을 구비하는 칩 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112039456B (zh) | 体声波谐振器的封装方法及封装结构 | |
| JPH05235170A (ja) | 半導体装置 | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| CN113336187B (zh) | Mems器件封装方法及封装结构 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| JP2002043410A (ja) | トレンチ素子分離方法 | |
| JPH08203887A (ja) | 半導体装置の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH11312733A (ja) | 集積回路装置の製造方法 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP3039350B2 (ja) | 半導体装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| US6537917B2 (en) | Method for fabricating electrically insulating layers | |
| JPH02187061A (ja) | 半導体装置およびその製造方法 | |
| JP2704576B2 (ja) | 容量素子の製造方法 | |
| JPH10326829A (ja) | 半導体装置及びその製造方法 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH0467634A (ja) | 半導体装置の製造方法 | |
| JPH03262133A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 |