JPH04109654A

JPH04109654A - 半導体装置及びその製造方法

Info

Publication number: JPH04109654A
Application number: JP22783190A
Authority: JP
Inventors: Ichiro Murai; 一郎村井; Kohei Eguchi; 江口　公平
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1990-08-29
Filing date: 1990-08-29
Publication date: 1992-04-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ポリシリコンの多層配線構造を有する半導体
装置及びその製造方法に関する。

［従来の技術］多層配線構造を有する半導体装置では、最上層配線と下
層及び中層配線との間の電気的接続をとるために、絶縁
層にコンタクトホールを形成する必要がある。

例えば、第４図に示すように、半導体基板ｌ上に、第１
層配ＮｌＡ３、第２層配線６、第３層配線７が形成され
ている場合、最上層配線（図示せず）との間の電気的接
続をとるために、絶縁層である二酸化シリコン膜２．３
．４にコンタクトホール１０．１１．１２が形成される
。

一方、最近、例えばＭＯＳデバイスのゲート電極として
、アルミニウム電極よりも優れたポリシリコン電極が使
われるようになってきている。

〔発明が解決しようとする課題〕

ところが、上述したような多層配線をポリシリコンで形
成した場合、次のような問題があった。

即ち、第４図に示すような多層配線構造にコンタクトホ
ール１０．１１．１２を形成する場合、二酸化シリコン
膜２．３．４をエツチングしなければならない。ところ
が、第１層配線５、第２層配線６、第３層配線７に対す
るコンタクトホール１０．１１．１２のエツチング深さ
が互いに異なるため、例えば第３層配線７のコンタクト
ホールエ２を開孔した後も、第２層配線６、第１層配線
５のコンタクトホール１１．１０を開孔するために、継
続してエツチングを行わなければならない。

このように、第３層配線７のコンタクトホール１２が開
孔した後に、更にエツチングを行うと、第３層配線７の
ポリシリコンもエツチングされてしまい、ポリシリコン
配線７が薄くなってしまったり、また、場合によっては
、開孔してしまうことがあった。

本発明は、上述の問題点に鑑みてなされたものであり、
ポリシリコンの多層配線構造を有する半導体装置におい
て、エツチング深さの異なるコンタクトホールを形成す
る際に、上層のポリシリコン配線が不測にエツチングさ
れないような構造及び方法を提供することを目的とする
。

〔課題を解決するための手段］上記課題を解決するために、本発明の請求項１に記載の
発明は、ポリシリコンの多層配線構造を有する半導体装
置において、少なくとも下から２層目基原のポリシリコン配線の上に
、最上層配線との間のコンタクトホールを形成する際に
エツチングストッパーとなるアルミニウムバンドが設け
られていることを特徴とするものである。

また、本発明の請求項２に記載の発明は、ポリシリコン
の多層配線構造を有する半導体装置の製造方法において
、少なくとも下から２層目以陪のポリシリコン配線を形成
する際、そのポリシリコン配線をパターニング後、その
上にアルミニウム膜を積層し、そのアルミニウム膜を、
形成すべきコンタクトホールよりも大きなパッド状にパ
ターニングする工程を有することを特徴とするものであ
る。

〔作用〕

本発明においては、最上層配線との間の電気的接続をと
るためのコンタクトホールのエツチング時に、過剰なエ
ツチングを行っても、上層のポリシリコン配線は、その
上のアルミニウムパッドにより保護されているので、ポ
リシリコン配線が不測に薄くなったり、また、エツチン
グの突き抜けによる不良を防止することができる。

また、充分にエツチングを行えることによって、絶縁膜
残りによるコンタクトホールの不良形成も確実に防止す
ることができる。

〔実施例〕

以下、本発明の実施例を第１図〜第３図を参照して説明
する。

第１図に、本発明の一実施例による半導体装置の断面図
を示す。

半導体基板１上に３層のポリシリコン配線５．６．７が
形成されている。そして、第１層の５ｉ０２膜２上に形
成された第２層のポリシリコン配線６及び第２層のＳｔ
Ｏ□膜３上膜形上された第３層のポリシリコン配線７の
上には、Ａｌパッド８が形成されている。

このＡｌパッド８は、第２層のＳｉＯ□膜３と第３層の
ＳｉＯ２膜４に形成されるコンタクトホール１１及び１
２の大きさよりも予め若干大きく形成されている。

そして、コンタクトホール１０，１１．１２を形成する
には、所定パターンのエツチングマスクを用いて、Ｓｉ
Ｏ□膜２．３．４をエツチングする。

その際、最下層のポリシリコン配線５のコンタクトホー
ル１０が開孔する時間、エツチングを行えばよい。第２
層のポリシリコン配線６及び第３層のポリシリコン配線
７は、コンタクトホール１１．１２内に露出したＡｌパ
ッド８がエツチングストッパーとして働くので、エツチ
ングされることはない。

なお、Ａ１パッド８は２層目よりも上のポリシリコン配
線６及び７に設けられていればよいが、最下層のポリシ
リコン配線５の上にも形成してもよい。その場合には、
ポリシリコン配線５の上に形成したＡＩバッド８がエツ
チングストッパーとして働くので、コンタクトホール１
０を開孔するだめのエツチング時間の精密な制御が必要
なくなる。

次に、第２図及び第３図を参照して、ポリシリコン配線
７の場合を例にとって、ＡＩバッド８を形成する方法を
説明する。

まず、第２図（ａ）及び第３図（ａ）に示すように、Ｓ
ｉＯ□膜３上にポリシリコン配線７を、微細加工技術を
用いてパターニングして形成する。

次いで、第２図（ｂ）に示すように、スパッタリング技
術又は気相成長技術を用いて、Ａ１膜８を１０００〜２
０００人程度形成する。

エフで、第２図（Ｃ）及び第３図（ｂ）に示すように、
コンタクトホール１２（第２図（ｄ）及び第３図（Ｃ）
参照）を開孔する部分に、そのコンタクトホール１２よ
りも０．１〜０．５μｍ程度大きなサイズのＡＩパッド
８を微細加工技術によりパターニングして形成する。

次いで、第２図（ｄ）及び第３図（Ｃ）に示すように、
ＳｉＯ□膜４を形成した後、コンタクトホール１２をエ
ンチングにより形成する。

（発明の効果〕以上説明したように、本発明によれば、ポリシリコンの
多層配線構造を有する半導体装置において、最上層配線
との間のコンタクトホールを形成する際、過剰エツチン
グによって上層のポリシリコン配線が薄くなったり、開
孔したりすることを確実に防止でき、また、エツチング
不足により最下層のポリシリコン配線のコンタクトホー
ルに膜残りが生じて接続不良が生じることを確実に防止
することができる。従って、高歩留、高倍転性を有する
半導体装置を提供することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の配線構造
を示す断面図、第２図（ａ）〜（ｄ）はポリシリコン配
線の形成方法を示す断面図、第３図（ａ）〜（Ｃ）は同
上の平面図、第４図は従来の半導体装置の配線構造を示
す断面図である。なお、図面に用いた符号において、１　・・・・・・・・・　半導体基板２、３、４５．６．７８　　・・・・・・・・・１０、１１、である。・・・　ＳｉＯ□膜・・・　ポリシリコン配線ＡＩバンド１２　・・・　コンタクトホール

Claims

【特許請求の範囲】

（１）ポリシリコンの多層配線構造を有する半導体装置
において、少なくとも下から２層目以降のポリシリコン配線の上に
、最上層配線との間のコンタクトホールを形成する際に
エッチングストッパーとなるアルミニウムパッドが設け
られていることを特徴とする半導体装置。
（２）ポリシリコンの多層配線構造を有する半導体装置
の製造方法において、少なくとも下から２層目以降のポリシリコン配線を形成
する際、そのポリシリコン配線をパターニング後、その
上にアルミニウム膜を積層し、そのアルミニウム膜を、
形成すべきコンタクトホールよりも大きなパッド状にパ
ターニングする工程を有することを特徴とする方法。