JPS60245252A - 多層配線部材 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、多層配線技術に適用して有効な技術に関する
ものであり、特Ｋ、半導体集積回路装置（以下、ＩＣと
いう）の多層配線技術に適用して有効な技術−関するも
のである。

〔背景技術〕

ＩＣはその高集積化を図るために、前記ＩＣを構成する
ための半導体基板上部に設けられるべき配線構造を、導
電層と絶縁層とを交互に重ねて複数層をなす多層配線構
造とする傾向にある。この場合１層目の配線とその上部
に絶縁層を介して設−けられる２層目の配線とは、前記
層間絶縁層に設けられる接続孔によって電気的に接続さ
れる。

一方、前記１層目の配線、接続孔および２層目の配線は
、それらを具備するＩＣの高集積化を図るために、ドラ
イエツチングプロセスによって形成される。

これらの組合せによって構成される多層配線構造を具備
したＩＣにおいては、接続孔が急峻な段差形状を形成し
、その部分における前記２層目の配線の被着性が極めて
悪いために、電気的信頼性を低下する問題点がある。

そこで、本発明者は前記接続孔内部を例えば垂直蒸着技
術によるアルミニウムで埋め込み、接続孔の急峻な形状
を緩和して２層目の配線の電気的な信頼性を得ることが
できることに着目した。

かかる技術における検討の結果、本発明者は、前記接続
孔上部に２ノー目の配線、さらに絶縁層を介−して３層
目の配線を設けた場合において、それら２つの配線間の
電気的絶縁が良好に行なわれないという問題点を見い出
した。

すなわち、前記２層目の配線を形成するためのフォトエ
ツチング工程において、２層目の配線と接続孔とのマス
ク合せズレを起すことから目開きを生じ、接続孔内部に
埋め込まれたアルミニウムが不要に除去され急峻な段差
を有する陥没部（以下、フレパス部）を生じる。

このことから、２層目の配線を位うように設けもれる２
層目の層間絶縁層のフレバス部におけるその膜厚が著し
く低下し前記問題点を誘発する。

〔発明の目的〕

本発明の一つの目的は、多層配線部材において、電気的
信頼性を向上することが可能な技術手段を提供すること
にある。

本発明の他の目的は、１層目の配線と接続孔を介して電
気的に接続される２層目の配線の上部に、絶縁層を介し
て３層目の配線を具備するＩＣにおいて、前記２層目の
配線と３層目の配線との間の電気的信頼性を向上するこ
とが可能な技術手段を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付した図面によって明らかとな
るであろう。

〔発明の概要〕

本願によって開示される発明のうち代表的なものの概要
を簡単に説明すれば、以下のとおりである。

すなわち、その内部に第１の導電層が埋め込まれた第１
層目の配線と第２層目の配線との電気的な接続をなす接
続孔と、第２ＪＦ４目の配線とのマスク合せズレで生じ
る目開きによって、第２層目の配線形成中に前記第１の
導電層が不要に蝕刻されるのを防止するために、第１導
電層上部にエツチングストッパとなる第２の導電ｊ脅を
設け、第２層目の配線を覆う絶縁膜の膜質を均一化し、
第２層目の配線と第３層目の配線との絶縁を良好にする
ことで、多層配線部材の信頼性を向上することにある。

〔実施例〕

本実施例は、３層配線構造を具備したＩＣについて説明
する。なお、全図において、同一機能を有するものは同
一符号を付してそのくり返しの説明は省略する。

第１図は、本発明の詳細な説明するためのＩＣの要部断
面図である。

第１図において、１はシリコン単結晶からなる半導体基
板（以下、基板という）であり、図示していないが論理
回路、メモリを構成する半導体素子等が設けられており
、ＩＣを構成するためのものである。２は半導体素子形
成領域間部の基板１主面部に設けられたフィールド絶縁
層であり、主として半導体素子間を電気的に分離するた
めのものである。３は半導体素子およびフィールド絶縁
層２を覆うように基板１の上部に設けられた絶縁層であ
り、主として後述する１層目の配線と基板１に設けられ
た半導体素子等とを電気的に絶縁するためのものである
。４は絶縁層３上部を延在して設けられた１層目の配線
であり、主として、半導体素子相互を電気的に接続する
ためのものである。５は基板１上部に１層目の配線４を
覆って設けられる１層目の層間絶縁層であり、その上面
部は平坦化されており、主として１）ｆ１目の配線４と
後述する２層目の配線とを電気的に絶縁するためのもの
である。６は１層目の配線４の所定上部の層間絶縁層５
を選択的に除去して設けられた接続孔であり、１層目の
配線４と後述する２層目の配線とを電気的に接続するた
めのものである。７は接続孔６を埋め込むように設けら
れた導電層であリ、接続孔６における急峻な段差を緩和
し第１層目の配ｍ４と後述する第２層目の配線との電気
的接続を良好にするためのものである。８は導電層７の
上面部に被着して設けられる蝕刻抑止部材であり、接続
孔６と後述する第２層目の配線とのマスク合せズレによ
る目開きによって、２層目の配線を形成するためのフォ
トエノチング工程で導電層７が不要に蝕刻されるのを抑
止するためのものである。また、前記蝕刻抑止部材８は
、その有する抵抗値が導電層７の抵抗値に対して充分に
小さくなるように設定される。

さらに、蝕刻抑止部材８は、導電層７および後述する２
層目の配線との被着性が良好なものを使用すればよい。

９は一端が接続孔６．蝕刻抑止部材８．導電層７を介し
て１層目の配線４と接続しかつ他端が絶縁層５の上面部
に延在して複数本設けられる２層目の配線であり、たと
えば第１層目の配線４と図示していないその他の１層目
の配線とを電気的に接続するためのものである。９Ａは
マスク合せ余裕を考慮しないで配線密度を向上すせズレ
によって生じる目開き部であり、２層目の配線９の形成
工程中に導電層７が部分的に除去され、不要なりレパス
部を誘発するものである。このフレバス部は、後述する
ｚＪ＠目の配線９を覆う絶縁層の膜厚を著しく低下させ
、２層目の配線９と後述する３層目の配線との絶縁不良
を生じる。

しかしながら、本実施例では、蝕刻抑止部材８を設けた
ので、目開き部９Ａが生じてもフレパス部を生じること
なく、前記絶縁不良を改善することができる。１０は基
板１の上部に２層目の配線９を覆って設けられる２層目
の層間絶縁層であり、その上面部は平坦化されており、
２層目の配線９と後述する３層目の配線とを電気的忙絶
縁するためのものである。１１は２層目の絶縁層１０の
所定上面部圧被着し延在して複数本設けられる３層目の
配線であり、たとえば、電源配線として用いられるもの
である。１２は基板１の上部に３層目の配線１１を覆っ
て設けられる保護層であり、主として３層目の配線１１
を外部雰囲気から保護するだめのものである、 次に本実施例の具体的な製造方法について説明する。

第２図〜第６図は、本発明の実施例の製造方法を説明す
るための各製造工程におけるＩＣの要部断面図である。

まず、基板１を用意する。この基板１０所定領域の主面
部にフィールド絶縁層２を形成する。これは、基板１の
選択的な熱酸化によって形成すればよい。次に、基板１
の主面部に半導体素子等を形成した後、絶縁層３を形成
する。これは、たとえば化学的気相成長（以下、ＣＶＤ
という）技術による酸化シリコン層を用いればよい。そ
して、絶縁層３上面部の所定領域に１層目の配線４を形
成する。これは、例えば、１〔μｍ〕程度の膜厚でアル
ミニウムまたはアルミニウム合金からなる導電層をスパ
ッタ蒸着技術によって堆積し、所定のパターニングを施
して形成すればよい。その後、絶縁層５を形成する。こ
れは、例えば、その上面部が平坦化されるように、石英
バイアススパッタ技術による酸化ゾリゴン層を用い、そ
の膜厚を２〜３〔μｍ′３程度に形成すればよい。

次に、１層目の配線４の所定上部の絶縁層５を選択的に
除去して接続孔６を形成する。これは、高集積化を図る
ために、例えば異方性エツチングによって形成すればよ
い。そして、接続孔６を埋めるために前記絶縁層５を覆
うように導電層７゜７Ａを形成する。これは、垂直蒸着
技術によるアルミニウムまたはアルミニウム合金層を用
いて形成すればよい。

次に、第２図に示すように蝕刻抑止部材８を形成するた
めに導電層７，７Ａの上面部に銅または銅合金かりなる
導電層８，８Ａを形成する。これは、例えば、垂直蒸着
技術を用い、その膜厚を平坦部において５００〜１ｏｏ
ｏ［Ａ）程度に形成すればよい。このとき、接続孔６上
部の導電層７と７Ａとの段差部においては、前記鋼また
は調合゛釜からなる導電層８Ａの膜厚が５０〜１０ｏ　
〔λ〕程度に極めて薄く形成される。これは垂直蒸着技
術を用いたことから、前記段差部においては銅または銅
合金の粒子が導電層７，７Ａの段差部に被着しにくいか
らである。

次に、導電層８，８Ａを覆うようにフォトレジスト層を
形成する。このとき、導電層８を介した接続孔６の上部
に形成されるフォトレジスト層の膜厚は、それ以外のフ
ォトレジスト層より厚く形成される。そして、フォトレ
ジスト層を均一な膜厚で除去し、接続孔６に埋め込まれ
た導電層７の上部にのみフォトレジスト層１３を選択的
に残存させる。

そして、第３図に示すように、フォトレジスト層１３を
耐エツチングマスクとして用い、不要な導電層８Ａを蝕
刻技術によって除去する。

さらに、第４図に示すように、絶縁層５上部の不要な導
電層７Ａを蝕刻技術によって除去し、接続孔６に埋め込
まれた導電層７を形成する。次に、接続孔６の上部にお
いて、基板１に対して垂直な状態で形成された不要な導
電層８Ａを除去し、蝕刻抑止部材８を形成する。これは
、例えば、等方性または異方性エツチング技術を用いれ
ばよい。

このとき、接続孔６を埋めた導電層７に被着して形成さ
れた蝕刻抑止部材８０周辺部も５０〔＾〕程度の幅で蝕
刻され、導電層７の上部周辺部が微小に露出される。し
かしながら、これは、微小であるために、不要なりレパ
ス部を形成するには至らない。

次に、第５図に示すように、蝕刻抑止部材８上部のフォ
トレジスト層１３を除去する。この後、第６図に示すよ
うに、一端が蝕刻抑止部材８．接続孔６．導′亀層７を
介して１層目の配線４と接続し、他端が絶縁層５上面部
を延在するように２層目の配線９を形成する。これは、
例えば、スパッタ蒸着技術によるアルミニウムまたはア
ルミニウム合金を用い、その膜厚を１〔μｍ〕程度に形
成すればよい。２層目の配線９は、それらの配線密度を
向上するためにマスク合せ余裕を考慮しないので、接続
孔６とのマスク合せズレにより目開き部９Ａを生じる。

しかしながら、本実施例は前記したように、蝕刻抑止部
材８を形成したので、２層目の配線９の形成工程中にフ
レバス部を生じることかない。

第６図に示す工程の後、２層目の絶縁層１０を１層目の
絶縁層５と同様の技術によって形成する。

次に、３層目の配線１１を１層目の配線４および２層目
の配線９と同様の技術によって、その膜厚を２ｃμｍ〕
程度に形成する。２層目の配線９と３層目の配線１１と
は、前記目開き部９Ａによってフレバス部が形成されな
いので、２層目の絶縁層１０の膜厚が均一化され、それ
らの電気的絶縁を良好にすることができる。次に、３層
目の配線１１を覆うように保護層１２を形成する。保護
層１２は、たとえば、フォスフオシリケードガラスから
なる層をＣＶＤ技術を用いて形成すればよい。

これら一連の製造工程によって、本実施例のＩＣは完成
する。

〔効果〕

（１）　接続孔を埋めた導′亀層の上面部に蝕刻抑止部
材を設けたことにより、前記接続孔で電気的に接続され
るべき２層目の配線を形成するためのフォトエソチング
工程において、２ノー目の配線が接続孔に対してマスク
合せズレを生じ目開き部を生じても前記導電層が蝕刻さ
れないという作用で、２層目の配線を覆う２層目の絶縁
層の平坦化を向上することができる。

（２）前記（１）より、２層目の配線を覆う２層目の絶
縁層の耐圧が劣化しないという作用で、２層目の配線と
その上部に２層目の絶縁層を介して設けられる３層目の
配線との電気的信頼性が向上する。

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において種
々変更可能であることはいうまでもない。

たとえば前記実施例は３層配線構造を具備するＩＣに本
発明を適用したが、それに限定されるものではなく、本
発明は４層以上の配線を具備するＩＣに適用してもよい
。また前記実施例は蝕刻抑止部材を銅または銅合金を用
いて構成したが、前記蝕刻抑止部材はタングステン、チ
タン・タングステン合金、モリブデン、タンタル等の導
電性材料でもよい。少なくとも接続孔部において、上層
配線とのエツチングレートが異なり、接続孔部の電気抵
抗値を著しく増加させないような導電性材料であればよ
い。

さらに、前記実施例にお（・では２層目の配線を覆う２
）ｆｊ目の絶縁層、すなわち酸化シリコン層を１層目の
絶縁層と同様の技術である石英バイアススパッタ技術で
形成したが、前記酸化シリコン層はＣＶＤ技術によって
形成してもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
の多層配線技術に適用した場合について説明したが、そ
れに限定されるものではなく、たとえば、配線基板にお
ける多層配線技術などに適用してもよい。

【図面の簡単な説明】

第１図は本発明の詳細な説明するためのＩＣの要部断面
図、 第２図〜第６図は本発明の実施例の製造方法を面図であ
る。 １・・・半導体基板、２・・・フィールド絶縁層、３・
・・絶縁層、４・・・１層目の配線、５・・・１層目の
層間絶縁層、６・・・接続孔、７・・・接続孔を埋める
導電層、８・・・蝕刻抑止部材、９・・・２層目の配線
、９Ａ・・・目開き部、１０・・・２層目の絶縁層、１
１・・・３層目の配線、１２・・・保護層、１３・・・
フォトレジスト層である。 第　１　図 第　２　図 第　３　図

Claims (1)

1. 【特許請求の範囲】 １、基板主面上部に設けられた第１層目の導電層によっ
   て構成される第１の配線と、その上部に絶縁層を介して
   設けられた第２層目の導電層によって構成される第２の
   配線と、前記第１の配線の所定上部の前記絶縁層に第２
   の配線と電気的に接続するために設けられた接続孔と、
   前記第１の配線および第２の配線と電気的に接続し接続
   孔内部な埋めるように設けられた第１の導電層とを備え
   た多層配線部材であ、て、前記第１の導電層上面部に前
   記第２の配線と異なる導電性材料によって構成された第
   ２の導電層を備えたことを特徴とする多層配線部材。 ２、前記第２の導電層は、前記第２の配線と接続孔との
   マスク合せズレによる目開きによって、第２の配線形成
   工程中に前記第１の導電層が不要に蝕刻されるのを防止
   するためのものであることを特徴とする特許請求の範囲
   第１項記載の多層配線部材。