JPH04110854A - フォトレジスト膜の塗布方法 - Google Patents

フォトレジスト膜の塗布方法

Info

Publication number
JPH04110854A
JPH04110854A JP23112690A JP23112690A JPH04110854A JP H04110854 A JPH04110854 A JP H04110854A JP 23112690 A JP23112690 A JP 23112690A JP 23112690 A JP23112690 A JP 23112690A JP H04110854 A JPH04110854 A JP H04110854A
Authority
JP
Japan
Prior art keywords
photoresist film
photoresist
substrate
film
spin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23112690A
Other languages
English (en)
Inventor
Sachiko Ogawa
小川 佐知子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23112690A priority Critical patent/JPH04110854A/ja
Publication of JPH04110854A publication Critical patent/JPH04110854A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フォトレジスト膜の塗布方法に関し、さら
に詳しくは、半導体装置などの製造におけるフォトレジ
スト膜の塗布方法の改良に係るものである。
[従来の技術] 半導体素子の製造においては、その高密度集積化の向上
指向に伴い、当該素子各部を形成するためのパターンの
微細化が進んでいるが、一方で、所要の半導体素子を形
成する半導体基板を大口径化して、こSての半導体素子
を効率よく製造しようとする傾向があり、このために、
従来の素子形成に適用される製造プロセス、ならびに製
造装置では、半導体基板の面内を均一に処理する工夫が
数多くなされている。
第3図は、従来例でのこの種の半導体装置の製造におけ
るフォトリソグラフィーを用いたレジストパターンの主
要な形成プロセスを順次に示すそれぞれに断面図である
従来の半導体装置の製造プロセスにおけるフォトリソグ
ラフィーによるレジストパターン形成の場合、基本的に
は、半導体基板1の主面などの所要面上にあって、フォ
トレジスト2aを塗布形成すると共に(第3図(a))
、当該フォトレジスト2aをプリベーク処理してレジス
ト膜2としだ後(第3図(b))、所要の露光装置を用
い、紫外線5により当該プリベーク処理されたレジスト
膜2に所望のマスクパターン4を投影露光させて焼き付
は転写させ(第3図(C))、かつ現像処理することに
よって、所期通りのレジストパターン6を形成させる(
第3図(d))ようにしている。
しかし2て、前記半導体基板1面内/\のフォトレジス
[・2aの塗布形成には、主に、スピンコート法が利用
されており、このスピンコート法による塗布においては
、比較的平坦化されている基板1面内にフォトレジスト
2aを形成させる場合、形成される膜厚の均一性が良好
で、基準値±1%以内の精度を維持するまでの性能が既
に得られているもので、こSでのレジストパターン6の
形成方法として有効な手段であるとされている。
また、前記プリベーク処理後のレジスト膜2へのマスク
パターン4の焼き付けに用いる露光装置としては、現在
、縮小投影露光装置(以下、ステッパーと呼ぶ)が主流
を占めており、このステッパーによれば、マスクパター
ン4を縮小投影して小さい面積範囲内で露光し得ること
から、基板1面内での均一性がかなり良好である。
[発明が解決しようとする課題] しかしながら、前記のように形成される従来のフォトレ
ジスト膜の塗布方法では、段差部を含む下地基板上に対
して、同様なスピンコート法によりフォトレジストを塗
布形成させた場合、比較的平坦化されている基板中心部
と、例えば、アライメント用の凹凸パターンが形成され
ている基板周辺部とでは、当該レジスト膜のカバレッジ
が必ずしも均等な形態にならないために、結果的には、
同一基板面内でアライメントのずれ量がばらつ(ことに
なるという問題点があった。
すなわち、第4図(a)に示されているように、アライ
メントマーク部7におけるフォトレジストのカバレッジ
は、第4図(a)に示されているように、当該アライメ
ントマーク部7がスピンコートによるフォトレジストの
流れの方向8に垂直な凹凸パターンである場合、凸パタ
ーンでは、その外側でレジスト膜厚が太き(なる傾向を
、また、凹パターンでは、その内側で同様にレジスト膜
厚が大きくなる傾向をそれぞれに有しており、これによ
って当該アライメントマーク部7から露光処理のために
取り込まれるアライメント信号9aが、同図(b)に見
られるように、非対称波形になるもので、この結果、ス
テッパー側においては、基板とマスクとの相対位置を誤
認識して、これよりも前工程でのパターンに対してずれ
た位置で露光してしまうことになる。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、基板面内で
のアライメントずれを解消して、精度の高い信頼性に優
れたレジストパターンを得られるようにした。この種の
フォトレジスト膜の塗布方法を提供することである。
[課題を解決するための手段] 前記目的を達成するために、この発明に係るフォトレジ
スト膜の塗布方法は、基板面にスピンコート法によって
フォトレジスト膜を塗布形成した後、当該基板に超音波
振動を与えるようにしたものである。
すなわち、この発明は、半導体基板面にスピンコート法
によってフォトレジスト膜を塗布形成すると共に、プリ
ベーク、露光かつ現像処理してレジストパターンを得る
工程において、前記スピンコート法によるフォトレジス
ト膜の塗布形成後、プリベーク処理に先立って、前記基
板に超音波振動を与えることを特徴とするフォトレジス
ト膜の塗布方法である。
[作   用] 従って、この発明方法では、フォトレジスト膜の塗布形
成後、基板に与える超音波振動に伴い、当該塗布された
フォトレジスト膜自体が振動し、スピンコート時でのフ
ォトレジストの流れの方向に関係せずに、当該フォトレ
ジストの膜厚を均等化させ得るのである。
[実 施 例] 以下、この発明に係るフォトレジスト膜の塗布方法の一
実施例につき、第1図および第2図を参照して詳細に説
明する。
第1図(a)ないしくe)はこの発明方法の一実施例を
適用したフォトレジスト膜の主要な形成工程の概要を模
式的に示すそれぞれに断面図、また、第2図(a)およ
び(b)は同上方法によって形成されるフォトレジスト
膜、および当該フォトレジスト膜から得られるアライメ
ント信号をそれぞれに示す説明図であり、これらの第1
図、第2図実施例において、前記第3図、第4図従来例
と同一符号は同一または相当部分を示している。
すなわち、これらの第1図、第2図に示す実施例方法に
おいては、まず、半導体基板1の主面上にあって、スピ
ンコート法によりフォトレジスト2aを塗布形成した後
(第1図(a))、適当な超音波発生源から、当該半導
体基板1に対して超音波振動3を与え(第1図(b))
、前工程で塗布形成されたフォトレジスト2aを微細に
振動させることにより、半導体基板1面内に予め形成さ
れているアライメントマーク部(第2図(a))7とし
ての凹凸の繰り返しパターンに対するカバレッジを可及
的に対称化させ、ついで、このように加振処理されたフ
ォトレジスト2aをプリベーク処理してレジスト膜2と
しく第1図(C))、その後、従来方法の場合と同様に
、所要の露光装置を用い、紫外線5により当該プリベー
ク処理されたレジスト膜2に所望のマスクパターン4を
投影露光させて焼き付は転写させ(第1図(d))、か
つ現像処理することによって、所期通りのレジストパタ
ーン6を形成させる(第1図(e))のである。
従って、前記のように処理されるこの実施例でのフォト
レジスト膜の塗布方法においては、スピンコート法によ
るフォトレジスト膜2aの塗布形成後に、基板1に与え
る超音波振動3に伴い、当該塗布されたフォトレジスト
膜2a自体が振動することになって、スピンコート時で
のフォトレジストの流れの方向(第2図(a))8に全
く関係せずに、当該フォトレジスト膜2aの膜厚を均等
化させ得るのであり、結果的に、凹凸の繰り返しパター
ンからなるアライメント部7での対称化されたカバレッ
ジが可能になり、基板中心部と基板周辺部とのカバレッ
ジの差も解消され、同一基板面内におけるアライメント
ずれを極めて容易に改善し得るのである。
[発明の効果] 以上詳述したように、この発明方法によれば、スピンコ
ート法によるフォトレジスト膜の塗布形成後、基板に与
える超音波振動に伴って、当該塗布されたフォトレジス
ト膜自体が振動され、スピンコート時でのフォトレジス
トの流れの方向に全(関係せずに、当該フォトレジスト
の膜厚を均等化させ得るもので、下地基板面での凹凸の
繰り返しパターンに対するカバレッジを可及的に対称化
できて、当該基板の中心部と周辺部とのカバレッジに差
を生ずることがな(、従って、後工程での露光時のアラ
イメントずれを解消できるという利点を有しており、ま
た同時に、与えられる超音波振動によって、スピンコー
トによるレジスト膜中でのストレスが緩和され、現像後
のレジストパターンと基板との密着性をも向上でき、し
かも、手段自体についても単に基板に対して超音波振動
を与えるだけであることから、極めて容易かつ簡単に実
施できるなどの優れた特長を有するものである。
【図面の簡単な説明】
第1図(a)ないしくe)はこの発明方法の一実施例を
適用したフォトレジスト膜の主要な形成工程の概要を模
式的に示すそれぞれに断面図、第2図(a)および(b
)は同上方法によって形成されるフォトレジスト膜、お
よび当該フォトレジスト膜から得られるアライメント信
号をそれぞれに示す説明図であり、また、第3図(a)
ないしくd)は従来例によるフォトレジスト膜の主要な
形成工程の概要を模式的に示すそれぞれに断面図、第4
図(a)および(b)は同上方法によって形成されるフ
ォトレジスト膜、および当該フォトレジスト膜から得ら
れるアライメント信号をそれぞれに示す説明図である。 1・・・・半導体基板、 2a・・・・フォトレジスト
、2・・・・プリベーク処理したレジスト膜、3・・・
・超音波振動、 4・・・・マスクパターン、5・・・
・紫外線、 6・・・・レジストパターン、 7・・・・アライメントマーク部、 ・・・フォトレジストの流れの方向、 アライメント信号。

Claims (1)

  1. 【特許請求の範囲】 半導体基板面にスピンコート法によってフォトレジスト
    膜を塗布形成すると共に、プリベーク、露光かつ現像処
    理してレジストパターンを得る工程において、 前記スピンコート法によるフォトレジスト膜の塗布形成
    後、プリベーク処理に先立って、前記基板に超音波振動
    を与えることを特徴とするフォトレジスト膜の塗布方法
JP23112690A 1990-08-30 1990-08-30 フォトレジスト膜の塗布方法 Pending JPH04110854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23112690A JPH04110854A (ja) 1990-08-30 1990-08-30 フォトレジスト膜の塗布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23112690A JPH04110854A (ja) 1990-08-30 1990-08-30 フォトレジスト膜の塗布方法

Publications (1)

Publication Number Publication Date
JPH04110854A true JPH04110854A (ja) 1992-04-13

Family

ID=16918694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23112690A Pending JPH04110854A (ja) 1990-08-30 1990-08-30 フォトレジスト膜の塗布方法

Country Status (1)

Country Link
JP (1) JPH04110854A (ja)

Similar Documents

Publication Publication Date Title
US5245470A (en) Polarizing exposure apparatus using a polarizer and method for fabrication of a polarizing mask by using a polarizing exposure apparatus
JPH04115515A (ja) パターン形成方法
JPH04110854A (ja) フォトレジスト膜の塗布方法
CN1123420A (zh) 用于制造半导体器件的光掩模的制造方法
JP2002072439A (ja) 半導体装置の製造方法、フォトマスクおよび半導体装置の製造装置
JPH0544169B2 (ja)
JPH02140914A (ja) 半導体装置の製造方法
KR0128832B1 (ko) 크롬마스크 제조방법
JPH01278018A (ja) パターン形成方法
JPH01239928A (ja) パターン形成方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPH0385544A (ja) レジストパターン形成方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH0461611A (ja) 薄膜磁気ヘッドの製造法
JPS58219738A (ja) 半導体装置の製造方法
KR0156106B1 (ko) 금속배선 공정에서의 패턴 형성방법
JPS58122726A (ja) レジスト寸法の精密制御による半導体素子の製造方法
JPH0419697B2 (ja)
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
JPS60106132A (ja) パタ−ン形成方法
KR960000184B1 (ko) 자동 배치형 위상반전마스크 제조 방법
JPH0462166B2 (ja)
JPS61215544A (ja) パタ−ン形成方法
JPH02118653A (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPH01239927A (ja) パターン形成方法