JPH04110998A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、ＣＲＴ　（Ｃａ　ｔｈｏｄｅ−ＲａｙＴｕ
ｂｅ）等上への情報の表示を制御するための表示制御装
置に関し、特に、いわゆるマルチウィンドウ機能を有す
るコンピュータ応用製品の表示制御装置に関する。

［従来の技術］ 第１４図は、いわゆるワークステーションやパーソナル
コンピュータなどにおける情報表示のための一般的回路
のブロック図である。第１５図を参照して、この回路は
、表示されるべきデータを準備し、あるいは加工するた
めのＣＰＵｌ０と、ＣＰＵｌ０の準備した表示用のデー
タを格納するための表示用メモリ１２ａと、表示用メモ
リ１２ａから出力されるディジタルのパラレル信号をシ
リアル信号に変換するためのパラレル／シリアル変換（
Ｐ／Ｓ）回路１４と、Ｐ／Ｓ回路１４によりシリアル信
号に変換された表示データを映像信号に変換して出力す
るための映像処理回路１６と、映像処理回路１６から６
カされる映像信号を表示するためのＣＲＴ１８と、ＣＰ
Ｕｌ０から与えられる映像の制御情報に基づいて、表示
用メモリ１２ａの読８アドレス信号、映像信号に付加す
るための水平、垂直同期信号、ブランキング信号等を出
力するためのＣＲＴコントローラ（以下ｒＣＲＴＣＪと
省略する）２０ａとを含む。

第１５図を参照して、ＣＲＴＣ２０ａは、ＣＰＵｌ０か
ら画面を制御するための情報、たとえば水平方向最大表
示文字数、垂直方向最大表示行数などの情報を受取って
記憶するための制御情報記憶部３１と、ＣＲＴ１８の表
示画面上の走査に対応して、１文字分の走査時間に対応
した周期を有するクロックを図示されない発振回路から
受取り、ＣＲＴ１８上の現在の表示位置を検出するため
の画面位置検出回路２２と、画面位置検出回路２２から
与えられる現在の画面位置に関する情報、制御情報記憶
部３１に記憶された画面を制御するための情報に基づい
て、水平同期信号、垂直同期信号、ブランキング信号を
出力するための同期信号出力回路３２と、画面位置検出
回路２２から現在の画面位置を示す信号を受取り、同期
信号出力回路３２から水平同期信号および垂直同期信号
を受取って、現在の走査位置に表示されるべきデータか
格納された、表示用メモリの該当アドレスを示すアドレ
ス信号を生成して表示用メモリ１２ａに与えるためのア
ドレス信号生成回路３０ａとを含む。

同期信号出力回路３２は、画面位置検出回路２２から与
えられる画面位置を示す信号と、制御情報記憶部３１に
記憶された水平走査線の終了位置を示す情報とを照合し
て、走査が水平走査線の終了点に達したときに水平同期
信号を出力するための水平同期信号出力回路１００と、
同様に画面位置検出回路２２の出力と、制御情報記憶部
３１に記憶された垂直走査の終了位置を示す情報とを照
合して、垂直同期信号を出力するための垂直同期信号出
力回路１０２と、画面位置検出回路２２の８力と、制御
情報記憶部３１に記憶された横方向および縦方向の最大
表示文字数、行数を示す情報とを照合して、ブランキン
グ信号を出力するためのブランキング信号出力回路１０
４とを含む。

第１６図を参照して、アドレス信号生成回路３０ａは、
画面位置検出回路２２から与えられる画面位置信号およ
び垂直同期信号に同期して、垂直ブランキング期間脱出
時に所定の初期値にリセットされ、表示用メモリ１２ａ
の表示用アドレスをカウントアツプするための表示用ア
ドレスカウンタ１１０と、表示アドレスカウンタ１１０
のリセット時の初期値が格納されるレジスタ１０６と、
水平同期信号をカウントすることにより、表示用ラスタ
のラスタ番号をカウントし、表示用メモリ１２ａに与え
るための表示用ラスタカウンタ１１２と、表示画面の１
行あたりのラスタ数が格納される行うスク数レジスタ１
１６と、表示ラスタカウンタ１１２から出力されるラス
タ番号と、行うスク数レジスタ１１６の格納内容との一
致を検出して、表示ラスタカウンタ１１２をクリアして
“０”にするための一致検出回路１１４と、表示ラスタ
カウンタ１１２のリセット時の初期値を格納するための
レジスタ１０８とを含む。上述の説明中の「行」とは、
たとえば１画面内に４０字×２０行で文字を表示する、
という場合の「行」を表わす。１文字を８×８ドツトで
表示する場合には、１行のラスタ数、すなわち行うスク
数は８となる。

第１４図〜第１６図を参照して、従来のＣＲＴＣを用い
た表示用回路は以下のように動作する。

ＣＰＵｌ０は表示すべきデータを表示用メモリ１２ａに
格納させる。ＣＰＵｌ０は、また、制御情報記憶部３１
（第１５図）に、水平方向に何文字表示するか、水平方
向の走査線の長さは文字数にして何文字分か、同様に、
垂直方向の表示行数および最大行数は何行か、同期信号
、ブランキング信号の幅はどれぐらいかという、画面を
制御するための情報を記憶させる。

画面位置検出回路２２には、図示されない発振回路から
１文字を表示するのに要する時間に相当する周期をもっ
たクロックか与えられる。画面位置検出回路２２は、こ
のクロックをカウントすることによって現在表示中の文
字か画面のどの位置に相当するかを検出する。水平同期
信号１００、垂直同期信号１０２、ブランキング信号出
力回路１０４は、画面位置検出回路２２によって検出さ
れた現在表示中の文字位置と、制御情報記憶部３１に記
憶された画面を制御するための情報とを照合し、それぞ
れ水平同期信号、垂直同期信号、ブランキング信号を映
像処理回路に与える。水平同期信号と垂直同期信号とは
、アドレス信号生成回路３０ａにも与えられる。

第１６図を参照して、表示用アドレスカウンタ１１０は
画面位置検出回路２２から与えられる画面位置信号をカ
ウントすることによって、表示されるべき文字が格納さ
れた表示用メモリ１２ａのアドレスを算出し表示用メモ
リ１２ａに与える。

表示用アドレスカウンタ１１０は、垂直同期信号に応答
し、垂直ブランキング期間脱出時にリセットされ、レジ
スタ１０６に格納された初期値から再びカウントアツプ
を始める。

表示用ラスタカウンタ１１２は、垂直走査の開始時に、
レジスタ１０８に格納された初期値を取り込み、以降与
えられる水平同期信号をカウントアツプすることにより
、現在表示中の行のラスタ番号を示す信号を表示用メモ
リ１２ａに与える。

このラスタ番号を示す信号は一致検出回路１１４にも与
えられる。

一致検出回路１１４は、行うスク数レジスタ１１６に格
納された１行あたりのラスタ数と、表示用ラスタカウン
タ１１２から与えられる現在のラスタ番号とを比較し、
両者か一致したことを検出して表示用ラスタカウンタ１
１２をリセットする。

表示用ラスタカウンタ１１２はリセットされることによ
りクリアされ“０”から再びラスタ数のカウントを始め
る。

前述のように１行が８本のラスタを含む場合には、表示
用アドレスカウンタ１１０は１行分の表示か終わるまで
、すなわち８本のラスタか表示されるまで１行分のアド
レス出力を繰返す。すなわち、表示用アドレスカウンタ
１１０は１行分のアドレスのカウントアツプを８回繰返
す。

再び第１４図を参照して、表示用メモリ１２ａはＣＲＴ
Ｃ２０ａから与えられるラスタ番号を含むアドレス信号
によって指定される箇所に格納されたデータをＰ／Ｓ回
路１４に出力する。Ｐ／Ｓ回路１４は表示用メモリ１２
ａから与えられるデインタルの映像信号をシリアル信号
に変換し、映像処理回路１６に与える。映像処理回路１
６はＣＲＴＣ２０ａから与えられる同期信号に基づいて
、映像データを処理することにより映像信号を生成しＣ
ＲＴ１８に与える。したかって、ＣＲＴ１８上には表示
メモリ１２ａに格納されたデータが表示される。

最近、いわゆるワークステーションやパーソナルコンピ
ュータなどにおいては、１画面上に複数の画面を表示す
る、いわゆるマルチウィンドウ処理が主流となっている
。上述の表示用回路そのままでは、このマルチウィンド
ウ処理が行なえない。

そのため、マルチウィンドウ処理を行なうためには以下
のような回路構成にする必要がある。

マルチウィンドウ処理は、たとえば第１７図に示される
ような構成を有する表示回路を採用することにより実現
できる。第１７図を参照してこの回路が第１４図に示さ
れる回路と異なるのは、ＣＰＵｌ０に接続され、表示用
メモリ１２ａ内の一部のデータを退避するための退避用
メモリ１１８を有することである。第１７図と第１４図
とにおいて、同一の部品には同一の参照符号および名称
が与えられている。それらの機能も同一である。

したがって、ここではそれらについての詳しい説明は繰
返されない。

第１７図を参照して、この回路を用いたマルチウィンド
ウ処理は次のように行なわれる。マルチウィンドウ処理
を行なう場合、ＣＰＵｌ０は表示用メモリ１２ａに格納
された映像データのうち、マルチウィンドウ処理によっ
て他のデータが表示されるべき箇所に相当するデータを
、退避用メモリ１１８に退避する。ＣＰＵｌ０は、この
データの退避が終了した後、表示用メモリ１２ａのウィ
ンドウ相当位置に、ウィンドウ表示するべきデータを書
込む。

ＣＲＴＣ２０ａは、第１４図に示される回路と同様に、
表示メモリ１２ａに書込まれたデータを１画面と見なし
てＣＲＴ１８に表示させるように動作する。表示用メモ
ＩＪ　１２　ａに格納されたデータそのものが、１画面
中に他の画面を含むような記憶内容となっているため、
ＣＲＴ１８上に表示されるデータはいわゆるウィンドウ
表示を実現する。

ウィンドウ処理を終了する場合、ＣＰＵｌ０は退避用メ
モリ１１８に退避されていたデータを、表示用メモリ１
２ａの、元格納されていた場所に書戻す。これにより、
マルチウィンドウ処理が終了することになる。

上述の第１の方法を使用する場合、表示用メモリ１２ａ
の任意の場所を退避用メモリ１１８に退避することによ
り、ウィンドウ表示が行なえる。

ＣＲＴＣ２０ａは、マルチウィンドウ処理に対応した特
殊な動作をする必要がない。また、ＣＰＵ１０の動作に
より表示用メモリ１２ａの複数の箇所を退避用メモリ１
１８に退避することができ、任意の個数のマルチウィン
ドウ処理を行なうことができる。

この方法は、再び第１４図を参照して、表示用メモリ１
２ａの部分においてマルチウィンドウ処理を提供する方
式であり、表示出来る画面か１面しかないような表示能
力の低い機器に対し応用されている。

マルチウィンドウ処理を実現する第２の方法は、複数の
表示用メモリの記憶内容を重ね合せる機能を有する表示
能力の高い機器を用いるものである。

そのような表示用回路の一例か第１８図に示されている
。

第１８図を参照して、この表示用回路か第１４図に示さ
れる回路と異なるのは、表示用メモリ１２ａ、Ｐ／Ｓ回
路１４ａに加えて、他の表示用メモリ１２ｂおよびＰ／
Ｓ回路１４ｂとを有することである。この回路はさらに
、Ｐ／Ｓ回路１４ａとＰ／Ｓ回路１４ｂとの出力を切替
えて映像処理回路に与えるためのマルチプレクサ１２０
と、ＣＰＵｌ０とＰ／Ｓ回路１４ｂとに接続され、ＣＰ
Ｕｌ０によって指定された優先順位に従って、マルチプ
レクサ１２０の出力をＰ／Ｓ回路１４ａ１１４ｂの間で
切替えるための優先順位付回路１２２とを含む。

第１８図に示される回路の場合には、優先順位付回路１
２２はＰ／Ｓ回路１４ｂの出力を監視し、表示用メモリ
１２ｂから表示すべきデータが出力された場合にはＰ／
Ｓ回路１４ｂの出力を、それ以外の場合にはＰ／Ｓ回路
１４ａの出力を映像処理回路に与えるようにマルチプレ
クサ１２０を動作させる。

第１８図と第１４図とにおいて、同一の部品には同一の
参照符号および名称が与えられている。

それらの機能も同一である。したがって、ここではそれ
らについての詳しい説明は繰返されない。

第１８図に示される装置は、以下のように動作する。Ｃ
ＰＵｌ０は、たとえば背景となる画面に表示すべきデー
タを表示用メモリ１２ａに書込む。

ＣＰＵｌ０はまた、ウィンドウ内に表示すべきデータを
表示用メモリ１２ｂの、ウィンドウに対応する位置に書
込む。ＣＲＴＣ２０ａは、図示されない発振回路から与
えられるクロック信号に同期して、表示用メモリ１２ａ
、１２ｂのアドレスを生成し、表示メモリ１２ａ、１２
ｂに与える。メモリ１２ａ、１２ｂに与えられるアドレ
スは同しものである。

表示用メモリ１２　ａ、　１２　ｂは、ＣＲＴＣ２０ａ
からのアドレス信号に対応する位置に格納された情報を
それぞれＰ／Ｓ回路１４ａ、１４ｂに与える。Ｐ／Ｓ回
路１４ａ、１４ｂは、表示用メモリ１２　ａ、　　１２
　ｂから与えられるパラレルのディジタル信号をシリア
ル信号に変換し、マルチプレクサ１２０に与える。Ｐ／
Ｓ回路１４ｂの出力はまた、優先順位付回路１２２にも
与えられる。

優先順位付回路１２２は、Ｐ／Ｓ回路１４ｂから出力さ
れたデータがたとえば論理「１」である場合にはＰ／Ｓ
回路１４ｂのデータを、それ以外の場合にはＰ／Ｓ　１
４　ａのデータをａカするようにマルチプレクサ１２０
を切替える。これにより、マルチプレクサ１２０から出
力される信号は、表木用メモリ１２ａに、表示用メモリ
１２ｂのウィンドウ対応位置のデータが書込まれたもの
となる。

ＣＲＴ１８　（第１４図）には、表示用メモリ１２ａに
格納された情報か表示される画面内に、表示用メモリ１
２ｂに格納されたデータがウィンドウ表示された、いわ
ゆるマルチウィンドウ表示が行なわれる。

第１８図に示される回路の場合には、表示用メモリが２
つのみ用意されている。さらに多数のウィンドウ表示を
行なう場合には、表示用メモリを表示ウィンドウに対応
する数だけ用意する必要がある。このようにすることに
より、ウィンドウ表示を行なう場合には、表示用メモリ
の格納内容を退避する必要はない。また、ＣＲ’Ｔ　Ｃ
２０ａの動作も、第１の方法のものと全く同様である。

この方法は、第１４図に示されるブロック図において、
表示用メモリ１２ａ〜映像処理回路１６の部分でマルチ
ウィンドウ機能を提供するものである。

［発明が解決しようとする課題］ 上述のような従来の回路を用いてマルチウィンドウ処理
を行なう場合、以下のような問題点がある。

第１の方法のように、退避用メモリを用いる場合には、
ウィンドウを開く場合には、重ね書きを行なう部分のデ
ータを退避用メモリに退避する必要がある。ウィンドウ
を閉じる場合にも、退避したデータをもとの格納位置に
復帰する作業が必要である。そのために、ウィンドウ表
示の際の表示速度が低下していた。

第２の方法を用いてマルチウィンドウ処理を行なう場合
には、上述のように複数のメモリに格納されたデータを
重ね合せる機能を有する映像処理回路を用いる必要があ
る。さらに、開いたウィンドウ内の表示内容だけをスク
ロールさせる場合、以下の理由によりＣＰＵに負担がか
かるとともに、表示速度が低下するという問題点がある
。この問題点は、上述の第１の方法による回路において
も問題となるものである。

第１９図を参照して、たとえば１文字分のイメージはラ
スタ１２４によって形成される。この例においては、策
１９図（ａ）に示されるように、１文字分のラスタ１２
４は８×８ドツトで形成されている。各ラスクラインの
番号は、第１９図（ｂ）に示されるように、０００〜１
１１（１０進表示て０〜７）であるものとする。

上述の第１の方法および策２の方法を用いた回路におい
て、このデータをスクロールさせる場合には次のような
処理が必要である。すなわち、第１ラスクのデータを第
Ｏラスタに、第２ラスクのデータを第１ラスクに、とい
うように、各ラスタの格納内容を１本上のラスタ部分に
表示用メモリ上でスクロールさせる。このスクロールは
、ＣＰＵがソフトウェアでデータを転送することにより
行なう。

このように表示用メモリの内容をスクロールさせる場合
、そのデータ数が多いためＣＰＵには負担がかかること
になる。また、ＣＰＵｌ０によるデータの転送は連続し
て行なわれるため表示速度の低下を招く。

それゆえにこの発明の目的は、複数画面を表示する機能
を有する映像処理回路を用いずに、マルチウィンドウ表
示の表示速度を向上させることができる表示制御装置を
提供することである。

口課題を解決するための手段］ この発明に係る表示制御装置は、各々が、表示画面の走
査位置を記憶装置の記憶アドレスに１つに対応づけるた
めの複数個のアドレス信号を出力するためのアドレス信
号出力手段と、表示画面を複数個の分割表示領域に分割
するために、表示画面の走査位置が分割表示領域のいず
れに属するかを検出するための公開表示領域検出手段と
、分割表示領域の検出手段の出力に応答して、複数個の
アドレス信号のうちの１つを選択して記憶装置に与える
ためのアドレス信号選択手段とを含む。

［作用コ アドレス信号発生装置は、各分割表示領域ごとに、表示
されるべきデータが格納された記憶装置のアドレスを示
す信号を出力する。現在の走査位置がどの分割表示領域
に属するかか検出され、それに応じて対応する分割表示
領域のデータ位置を示すアドレス信号か選択されて記憶
装置に与えられる。記憶装置からは、各分割表示領域ご
とに、記憶装置の異なった格納領域のデータが切替えて
出力されるため、表示画面上には、各分割表示領域の格
納内容で表わされる映像が互いに区画されて表示される
。

［実施例コ 第１図は、本発明に係る表示制御装置の一例であるＣＲ
ＴＣ２０を含む、コンピュータなどの表示回路部分のブ
ロック図である。この例において承されるＣＲＴＣ２０
は、第１０図に示されるように画面上に３つのウィンド
ウ表示を行なうことかできる。しかし、このＣＲＴＣは
一例に過ぎず、さらに多くのマルチウィンドウ表示を行
なうことができるＣＲＴＣも、以下の実施例によって明
らかにされるような考え方により、実現することができ
る。

第１０図を参照して、このＣＲＴＣ２０は、ウィンドウ
０、ウィンドウ１、ウィンドウ２の３つのウィンドウに
よるマルチウィンドウ表示を実現することかできる。

表示画面９２上において、ウィンドウ０（９４）の水平
方向の開始位置はＸＯＩ、終了位置はＸ０２、垂直方向
の開始位置はＹｏｌ、終了位置はＹＯ２に設定されるも
のとする。ウィンドウ０（９４）の高さはＨＯ２幅はＷ
Ｏである。

ウィンドウ１（９６）の水平方向の開始位置はＸｌｌ、
終了位置はＸ１２、垂直方向の開始位置はＹｌｌ、終了
位置はＹ１２に設定されるものとする。ウィンドウ１（
９６）の高さはＨｌ、幅はＷｌである。ウィンドウ１（
９６）は、ウィンドウ０（９４）の領域内に含まれる。

ウィンドウ２（９８）の水平方向の開始位置はＸ２１、
終了位置はＸ２２、垂直方向の開始位置はＹｌｌ、終了
位置はＹ２２に設定されるものとする。ウィンドウ２（
９８）の高さはＨ２、幅はＷ２である。ウィンドウ（９
８）は、ウィンドウ０（９４）の領域内に含まれ、かつ
ウィンドウ１（９６）の一部と重なっている。

再び第１図を参照して、この表示用回路か第１４図に示
される表示用回路と異なるのは、この発明に係るマルチ
ウィンドウ処理を可能とするＣＲＴＣ２０を従来のＣＲ
ＴＣ２０ａに代えて含むことと、表示用メモリ１２ａに
代えて、複数両面分の表示データを分割して格納するこ
とが可能な表示用メモリ１２を含むこととである。第１
図と第１４図とにおいて、同一の部品には同一の参照符
号および名称が与えられている。それらの機能も同一で
ある。したがって、ここではそれらについての詳しい説
明は繰返されない。

第９図を参照して、表示用メモリ１２の記憶領域は、ウ
ィンドウ０用の領域８６、ウィンドウ１用の領域８８、
ウィンドウ２用の領域９０とに分割されている。ウィン
ドウ０用の領域８６は、（０００）、から開始する。ウ
ィンドウ１用の領域８８は、（４００）Ｈから開始する
。ウィンドウ２用の領域９０は（８００）Ｈから開始す
る。

再び第１図を参照して、本発明の表示制御装置の一例で
あるＣＲＴＣ２０は、ＣＰＵｌ０に接続され、ウィンド
ウ０．１．２のそれぞれの水平方向開始位置、終了位置
、垂直方向開始位置、終了位置を記憶するためのウィン
ドウ位置記憶回路２４と、図示されない発振回路からの
クロック信号をカウントすることにより、画面上の文字
の表示位置を検出するための画面位置検出回路２２と、
ＣＰＵ１０に接続され、表示画面全体の表示すイズ、表
示文字数、表示行数などの画面を制御するための情報を
記憶するための制御情報記憶回路３１と、画面位置検出
回路２２および制御情報記憶回路３１に接続され、画面
位置検出回路２２の出力に応答して、制御情報記憶回路
３１に記憶された画面を制御するための情報に基づいて
、水平同期信号、垂直同期信号、ブランキング信号を出
力するための同期信号出力回路３２と、画面位置検出回
路２２、ＣＰＵｌ０１同期信号出力回路３２に接続され
、画面位置検出回路２２の出力に応答して、表示される
べきデータが格納されたアドレスを各ウィンドウ０．１
．２のそれぞれについて出力するためのアドレス信号生
成回路３０と、ウィンドウ位置記憶回路２４、画面位置
検出回路２２に接続され、画面位置検８回路２２によっ
て検出された現在表示中の文字位置か、ウィンドウ位置
記憶回路２４に記憶された各ウィンドウ０．１．２内に
属するか否かを判断し、各ウィンドウごとにデータを映
像処理回路に転送すべきかどうかを指示するための切替
指示回路２６と、切替指示回路２６、アドレス信号生成
回路３０、ＣＰＵＩ　Ｏに接続され、ＣＰＵｌ０によっ
て指示された優先順位と、切替指示回路２６の出力とに
基ついて、アドレス信号生成回路３０の出力する３つの
アドレス信号のうちの１つを選択して表示メモリ１２に
与えるためのアドレス信号切替回路２８とを含む。

第２図は、ウィンドウ位置記憶回路２４および切替指示
回路２６のより詳細なブロック図である。

第２図を参照して、ウィンドウ位置記憶回路２４は、ウ
ィンドウＯの水平開始位置、終了位置、垂直開始位置、
終了位置を記憶するための、ウィンドウ０位置記憶回路
３４と、同様にウィンドウ１の開始、終了位置を記憶す
るためのウィンドウ１位置記憶回路３６と、同じくウィ
ンドウ２の開始、終了位置を記憶するためのウィンドウ
２位置記憶回路３８とを含む。

回路３４．３６．３８はいずれも同じ要素を含む。たと
えば回路３４は、ＣＰＵｌ０に接続され、ＣＰＵｌ０か
らウィンドウ０の水平開始位置を与えられ、これを記憶
するためのウィンドウ０＊、平開始レジスタ６０と、Ｃ
ＰＵｌ０に接続され、ＣＰＵｌ０からウィンドウ０の水
平方向の終了位置を与えられ、これを記憶するためのウ
ィンドウ０水平終了レジスタ６２と、ＣＰＵｌ０からウ
ィンドウ０の垂直開始位置を与えられ、これを記憶する
ためのウィンドウＯ垂直開始レジスタ６４と、ＣＰＵｌ
０からウィンドウ０の垂直方向の終了位置を与えられ、
これを記憶するためのウィンドウ０垂直レジスタ６６と
を含む。

切替指示回路２６は、画面位置検出回路２２に接続され
、現在表示中の文字位置がウィンドウ０内にあるかどう
かを判断し、ウィンドウＯ内にあると判断した場合には
、ウィンドウ０のデータを映像処理回路に転送すべきこ
とを指示するための信号を出力するウィンドウ０切替指
示回路４０と、ウィンドウ１、ウィンドウ２について同
様の処理を行なうためのウィンドウ１切替指示回路４２
、ウィンドウ２切替指示回路４４とを含む。

ウィンドウ０切替指示回路４０は、それぞれレジスタ６
０．６２．６４．６６の格納内容と画面位置検出回路２
２の出力する現在の表示文字位置との一致を検出して、
−数構出信号を出力するための一致検出回路４６．４８
．５０．５２と、−数構出回路４６の出力によってセッ
トされ、−数構出回路４８の出力によってリセットされ
るフリップフロップ（ＦＦ）５４と、−数構出回路５０
の出力によってセットされ、−数構出回路５２の出力に
よってリセットされるフリップフロップ５６と、ＦＦ５
４とＦＦ５６の出力についてＡＮＤをとって、その結果
をアドレス信号切替回路２８に信号Ａとして与えるため
のＡＮＤ部５８とを含む。

回路４２．４４も回路４０と全く同じ構成要素を含む。

回路４２．４４は、それぞれウィンドウ１、ウィンドウ
２について現在表示中の文字位置がウィンドウ内に含ま
れるか否かを判断し、アドレス信号切換回路２８に信号
Ｂ、Ｃとして与える。

第３図を参照して、アドレス信号生成回路３０は、入力
がＣＰＵｌ０に接続され、各々ＣＰＵｌ０から与えられ
るウィンドウ０．１．２に表示すべきデータのアドレス
の初期値を格納するためのレジスタ７８．８０．８２と
、それぞれ画面位置検出回路２２の出力に入力が、出力
がアドレス信号切替回路２８の入力に接続され、同期信
号出力信号３２（第１図）から与えられる同期信号に基
づいてウィンドウ０．１．２内に格納されたデータのア
ドレス信号を出力するためのアドレスカウンタ７２．７
４．７６とを含む。

アドレスカウンタ７２．７４．７６は、それぞれレジス
タ７８．８０．８２の出力に接続されている。各アドレ
スカウンタは垂直ブランキング期間の脱出時にリセット
され、レジスタ７８．８０．８２に格納された初期値か
らアドレスのカウンタを開始する。

アドレス信号切替回路２８は、入力か切替指示回路２６
の出力に接続され、ＣＰＵＩ　Ｏから与えられる優先順
位付の情報に基づいて、ウィンドウ０．１．２のうちの
どのウィンドウを表示すべきかを判断し、２ビツトの信
号として出力するための優先順位付回路６８と、入力が
アドレスカウンタ７２．７４．７６の出力に接続され、
優先順位付回路６８から与えられる２ビツトの信号に基
づいて、アドレスカウンタ７２．７４．７６の８カする
３つのアドレス信号のうちの１つを選択して表示用メモ
リ１２に与えるためのマルチプレクサ７０とを含む。

優先順位付回路６８から出力される信号が２ビツトなの
は、この例の場合表示ウィンドウが３つであるため、そ
の１つを選択するためには２ビツトで指定すれば十分な
ためである。表示ウィンドウが５つ以上になれば３ビツ
ト、９つ以上であれば４ビツトが必要である。

第４図を参照して、優先順位付回路６８は、ＣＰＵｌ０
に接続され、それぞれ２ビツトの情報を記憶することが
可能な８つのレジスタＡ−Ｈと、切替指示回路２６から
与えられる、現在表示中の文字位置か各ウィンドウ内に
あるか否かを示す信号Ａ−Ｃに応答して、レジスタＡ〜
Ｈの格納内容の１つを選択してマルチプレクサ７０に与
えるためのマルチプレクサ８４とを含む。

いま、ウィンドウの優先順位を２＞１＞Ｏに設定するも
のとする。すなわち、ウィンドウ０の上にウィンドウ１
が、ウィンドウ０および１の上にウィンドウ２か表示さ
れるように設定するものとする。このとき、レジスタＡ
−Ｈの格納内容は、第５図最古列に示されるものとなる
。この値は、ＣＰＵｌ０によってレジスタＡ−Ｈに設定
される。

マルチプレクサ８４は、切換指示回路２６から与えられ
る３つの信号Ａ、Ｂ、Ｃの値（第５図最左列）に従って
、対応するレジスタＡ−Ｈの格納内容を出力するように
設定されている。このように設定されることにより、ウ
ィンドウ２．１．０の順で優先順位付されることは、後
に詳しく説明される。

マルチプレクサ７０は、優先順位付回路６８から与えら
れる２ビツトの信号に応じて、第８図に示されるように
アドレス信号を切替えて表示用メモリ１２に与える。す
なわち、マルチプレクサ７０は回路６８から与えられる
信号の値が“００“の場合にはウィンドウ出力なしとし
て、アドレスを表示用メモリ１２に与えない。入力信号
が０１″である場合には、マルチプレクサ７０はウィン
ドウ０のアドレス、すなわちアドレスカウンタ７２の出
力を表示用メモリ１２に与える。入力信号が“１０”で
ある場合には、マルチプレクサ７０はウィンドウ１のア
ドレス、すなわちアドレスカウンタ７４の出力を表示用
メモリ１２に与える。入力信号の値が“１１″′の場合
には、マルチプレクサ７０はウィンドウ２のアドレス、
すなわちアドレスカウンタ７６の出力を表示用メモリ１
２に与える。

第１図〜第４図を参照して、この発明に係るＣＲＴＣ２
０を用いた表示用回路は以下のように動作する。表示さ
れるウィンドウの数により、ＣＲＴＣ２０内に設定され
るデータが変化して（るため、以下においては例として
何種類かのマルチウィンドウ処理が説明される。

ウィンドウ０のみの表示 ウィンドウ０のみを表示する場合には、ＣＲＴＣ２０は
以下のように動作する。ＣＰＵｌ０は、第９図に示され
る表示用メモリ１２のウィンドウ０領域８６に、表示デ
ータを書込む。ＣＰＵｌ０は、ウィンドウ０水平開始レ
ジスタ６０（第２図）にＸ０１を、ウィンドウ２水平終
了レジスタ６２にＸＯ２を、ウィンドウ０垂直開始レジ
スタ６４にＹｏｌを、ウィンドウ０垂直終了レジスタ６
６にＹＯ２をそれぞれ書込む。また、ウィンドウ１記憶
回路３６、ウィンドウ２位置記憶回路３８内のすべての
レジスタには、“０”または表示領域外の値が書込まれ
ている。

画面位置検出回路２２には、画面上に１文字分を表示す
るのに必要な時間と同じ周期を有するクロック信号が与
えられる。画面位置検出回路２２は、このクロック信号
を検出することにより、画面上の表示位置を検出し、切
替指示回路２６、アドレス信号生成回路３０、同期信号
８力回路３２に画面の位置を表わす信号を与える。

同期信号出力回路３２は、画面位置検出回路２２から与
えられる現在表示中の文字位置と、制御情報記憶回路３
１に記憶された画面の動きを制御するための情報とを照
合し、垂直同期信号、水平同期信号、ブランキング信号
を８カし、映像処理回路１６とアドレス信号生成回路３
０とに与える。

アドレス信号生成回路３０のレジスタ７８（第３図）に
は、第９図に示される表示用メモリ１２のウィンドウ０
領域８６の開始アドレス、すなわち（０００）、（がＣ
ＰＵｌ０によって書込まれている。

アドレスカウンタ７２は、同期信号出力回路３２から与
えられる垂直同期信号に応答し、垂直ブランキング期間
の脱出時にリセットされ、初期値としてレジスタ７８の
格納内容を取込む。アドレスカウンタ７２は、画面位置
検出回路２２から与えられるクロック信号を初期値から
カウントする。

これによりアドレスカウンタ７２は、表示用メモリ１２
のウィンドウ０領域８６（第９図）内に格納された、ウ
ィンドウＯに表示されるべきデータのアドレスを示すア
ドレス信号をアドレス信号切替回路２８のマルチプレク
サ７０に与える。

ウィンドウ１領域、ウィンドウ２領域のためのアドレス
カウンタ７４．７６も同様に、レジスタ８０．８２に格
納された初期値からクロック信号をカウントする。これ
により、ウィンドウ１、ウィンドウ２に表示されるべき
データの格納されたメモリ１２のアドレスを示すアドレ
ス信号がマルチプレクサ７０に与られる。

第２図を参照して、−数構出回路４６は、画面位置検出
回路２２から与えられる水平方向の位置を示す信号とレ
ジスタ６０の格納内容との一致を検出し、ＦＦ５４をセ
ットする。−数構出回路４８は、画面位置検出回路２２
から与えられる水平方向の位置を示す信号と、レジスタ
６２の格納内容との一致を検出し、ＦＦ５４をリセット
する。

したがって、ＦＦ５４の出力は、現在の表示位置が水平
方向でＸＯＩとＸＯ２との間ではセット、それ以外にお
いてはリセットとなる。

−数構出回路５０は、画面位置検出回路２２から与えら
れる表示位置の垂直方向の位置と、レジスタ６４の格納
内容との一致を検出し、ＦＦ５６をセットする。−数構
出回路６２は、画面位置検出回路２２から与えられる垂
直方向の表示位置とレジスタ６６との一致を検出し、Ｆ
Ｆ５６をリセットする。したがって、ＦＦ５６の出力は
、表示位置の垂直方向の座標がＹｏｌとＹＯ２との間で
はセット、それ以外ではリセットということになる。

ＡＮＤ部５８は、ＦＦ５４．５６の出力がともにセット
されている場合に、信号Ａの内容を“１”に、それ以外
の場合には、“０”としてアドレス信号切替回路２８に
与える。

ウィンドウ０位置記憶回路３４、ウィンドウ０切替指示
回路４０は上述のように動作する。アドレス信号切替回
路２８に与えられる信号Ａは、第１０図に示されるウィ
ンドウ０（９４）内に表示位置がある場合には“１”、
それ以外の場合には“０”となる。ウィンドウ１切替指
示回路４２、ウィンドウ２切替指示回路４４もウィンド
ウ０切替指示回路４０と同様に動作する。この場合、ウ
ィンドウ１位置記憶回路３６およびウィンドウ２位置記
憶回路３８の格納内容は、少なくとも表示範囲内におい
ては一致が検出されないように設定されている。したが
って、回路４２．４４の出力はいずれも“０”となる。

第４図を参照して、マルチプレクサ８４は切替指示回路
２６から与えられる信号ＡＳＢＳＣの値に対応して、第
５図に示されるような処理を行なう。本例の場合、信号
Ｃ，ＢＳＡの値はそれぞれ０．０．１となり、第５図の
第２行目に対応する。

すなわち、マルチプレクサ８４はレジスタＢの格納内容
“０１″を選択し、マルチプレクサ７０（第３図）に与
える。

第８図を参照して既に説明したように、マルチプレクサ
７０は優先順位付回路６８から与えられる２ビツトの信
号が“０１”である場合には、アドレスカウンタ７２の
出力するアドレス信号を表示用メモリ１２に与えるよう
に動作する。

表示用メモリ１２からはウィンドウ０領域８６（第９図
）の格納データがＰ／Ｓ回路１４に与えられる。Ｐ／Ｓ
回路１４によってシリアル信号に変換された信号は、映
像処理回路１６によって映像信号に変換され、ＣＲＴ１
８上に表示される。

上述のように回路３４．３６．３８（第２図）を設定し
ておくことにより、画面上にはウィンドウ０のみが表示
される。

ウィンドウ０，１のみの表示 ウィンドウ０．１のみを表示し、ウィンドウ２を表示し
ないようにする場合には、ＣＰＵｌ０は第２図のウィン
ドウ１位置記憶回路３６の各レジスタに、水平開始位置
Ｘ１１、水平終了位置Ｘ１２、垂直開始位置Ｙｌｌ、垂
直終了位置Ｙ１２をそれぞれ設定する。これにより、ウ
ィンドウ１切替指示回路４２の出力Ｂは、第１０図に示
されるウィンドウ１内に表示位置がある場合には１”に
、それ以外の場合には“０”となる。

一方、ウィンドウ２切替指示回路４４の出力する信号Ｃ
は、ウィンドウ２位置記憶回路３８にデータか設定され
ていないため、常に“０”となる。

レジスタ８０には前もってＣＰＵｌ０によって、ウィン
ドウ１領域８８（第９図）の開始アドレス（４００）、
か設定されている。したかつて、アドレスカウンタ７４
の出力するアドレス信号は、ウィンドウ１領域８８の、
現在表示すべきデータが格納された位置を示す。

第５図および第１０図を参照して、表示位置かウィンド
ウ０の外にある場合を考える。このとき、切替指示回路
２６から優先順位付回路６８に与えられる信号は“００
０”　　（信号“ＣＢＡ”の順であるとする）である。

これは第５図の第１行目に相当し、マルチプレクサ８４
（第４図）からはレジスタＡの内容、すなわち“００”
がマルチプレクサ７０（第３図）に与えられる。マルチ
プレクサ７０は第８図を参照して、ウィンドウ出力なし
と判断して表示用メモリ１２にはアドレス信号を送出し
ない。したがって、画面にはこの領域ではデータは表示
されない。

表示位置がウィンドウ０内でかつウィンドウ１以外の領
域にあるものとする。このとき、切替指示回路２６から
与えられる信号Ａは“１”、信号ＢＳＣはともに“０”
である。ウィンドウ０のみの表示の場合と同様に、マル
チプレクサ７０はアドレスカウンタ７２の出力するアド
レス信号のみを表示用メモリ１２に与える。したがって
、この領域ではウィンドウ０のデータのみがＣＲＴ１８
上に表示される。

第１０図を参照して、表示位置がウィンドウ１内にある
場合を考える。このとき、切替指示回路２６から優先順
位付回路６８に与えられる信号の値は“０１１″となる
。この値は第５図の東４行に示される場合に該当し、し
たがってマルチプレクサ８４（第４図）は、“１０″を
マルチプレクサ７０に与える。

マルチプレクサ７０はこの場合、第８図に示されるよう
に入力“１０′″に対応するウィンドウ１のアドレス信
号、すなわちアドレスカウンタ７４の出力するアドレス
信号を表示用メモリ１２に与える。したかって、ウィン
ドウ１内には、メモリ１２のウィンドウ１領域８８（第
９図）に格納されたデータが表示されることになる。

ウィンドウ２位置記憶回路３８にはデータか設定されて
いないため、ウィンドウ２切替指示回路４４から出力さ
れる信号Ｃの値はこの場合常に“Ｏ”である。ウィンド
ウ２（９８）内にウィンドウ２領域９０（第９図）に格
納されたデータが表示されることはない。

全ウィンドウ表示 すべてのウィンドウが表示される場合には、さらにウィ
ンドウ２位置記憶回路３８に、水平方向開始位置Ｘ２１
、終了位置Ｘ２２、垂直方向開始位置Ｙ２１、終了位置
Ｙ２２が設定される。したがって、この領域においてウ
ィンドウ２切換指示回路４４の出力する信号Ｃの値は“
１”、それ以外の領域では“０”となる。

この場合、ウィンドウ０．１のみが表示される場合に加
えて、表示位置かウィンドウ２内にある場合に以下のよ
うな動作か行なわれる。表示位置かウィンドウ１とウィ
ンドウ２との重複範囲内にある場合には、切替指示回路
２６から出力される信号の値は“１１１”となる。第５
図に示されるようにこの場合の優先順位付回路６８のマ
ルチプレクサ８４か出力する信号の値は“１１”となる
。

第８図に示されるように、アドレス信号切替回路２８の
マルチプレクサ７０が出力するアドレス信号は、ウィン
ドウ２のアドレス信号、すなわちアドレスカウンタ７６
の出力する信号である。ゆえにこの場合、メモリ１２の
アドレス（８００）□以下に格納されているウィンドウ
２に表示すべきデータがＣＲＴ１８上に表示される。

表示位置がウィンドウ０とウィンドウ２との重複範囲で
あって、かつウィンドウ１の領域外である場合には、以
下のようになる。切替指示回路２６から出力される信号
の値は“１０１”となる。

第５図を参照して、マルチプレクサ８４（第４図）の出
力する信号の値は、レジスタＦの格納内容、すなわち“
１１”となる。この場合にもマルチプレクサ７０から表
示用メモリ１２に与えられるアドレス信号は、ウィンド
ウ２を表示するためのアドレス信号である。ＣＲＴ１８
上にはウィンドウ２のデータが表示される。

この発明に係るＣＲＴＣ２０を用いた表示回路は上述の
ように動作する。したがって、以下のような効果が生ず
る。マルチウィンドウ処理を行なう場合には、ＣＰＵ１
０はメモリ１２の各ウィンドウと対応する領域に表示用
のデータを書込み、ウィンドウ１記憶回路２４の各レジ
スタの内容を設定し直すだけでウィンドウ表示を行なう
ことができる。従来の技術の第１の方法による回路の場
合のように、ウィンドウ表示に先立ってメモリの格納内
容を退避用メモリに退避する必要はない。

したかって、ＣＰＵｌ０で実行されるプログラムの負担
が大幅に減少し、表示速度の向上を実現することができ
る。

ウィンドウの終了の際にも、ウィンドウ１記憶回路２４
内の各レジスタの設定を変更するだけでよい。ウィンド
ウ終了のために再び退避されたデータを元の領域に書込
む必要がなく、表示速度の向上を図ることができる。

また、優先順位付回路６８（第４図）内のレジスタＡ−
Ｈの格納内容を変更することにより、ウィンドウの優先
順位を容易にかつ動的に変更することができる。たとえ
ば、０＞１＞２の順でウィンドウに優先付を行なう場合
には、レジスタＡ〜Ｈの内容を、第６図に示されるよう
に変更すればよい。第６図の内容が第５図に示される内
容と異なるのは、レジスタＤ、ＦＳＨの格納内容が“０
１”に、レジスタＧの格納内容が“１０”に変更されて
いることである。これにより、ウィンドウ０と他のウィ
ンドウとが重複した場合にはウィンドウ０が、ウィンド
ウ１．２か重複する場合にはウィンドウ１がそれぞれ表
示されることになる。

１＞２＞０の順で各ウィンドウに優先順位を付ける場合
には、レジスタＡ−Ｈの格納内容を第７図に示されるよ
うに変更すればよい。第７図に示される内容が第５図に
示される内容と異なるのは、レジスタＧ、Ｈの格納内容
がそれぞれ０１”“１０”に変更されていることである
。これにより、ウィンドウ１．２が重複した領域ではウ
ィンドウ１が、ウィンドウ０．１．２が重複した領域で
はウィンドウ１が表示されることになる。

ＣＲＴＣ２０を上述のような構成にすることにより、以
下のような効果も生ずる。ウィンドウ０．１．２の開始
位置および終了位置は、第２図に示されるウィンドウ０
位置記憶回路３４、ウィンドウ１位置記憶回路３６、ウ
ィンドウ２位置記憶回路３８の各レジスタの記憶内容を
変更することにより容易に変えることができる。したが
って、各ウィンドウを表示画面の任意の位置に移動した
り、その大きさを変更したりすることが容易に行なえる
。

さらに上述のＣＲＴＣ２０によれば、ウィンドウ内のス
クロール処理も容易に行なうことができる。アドレスカ
ウンタ７２．７４．７６から出力されるアドレス信号が
、従来の技術で説明されたようにラスク番号を含むもの
とする。たとえばＣＰＵＩＯがレジスタ８０の内容を１
垂直期間ごとに１カウントアツプするものとする。第１
９図を参照して、たとえばある垂直期間内にラスタ１２
４の内容がラスタＡからウィンドウ内に表示されたもの
とする。次の垂直期間内には、ラスタ番号の初期値が１
カウントアツプされて、アドレスカウンタ７４の出力す
るアドレス信号のラスタ番号は“００１”から開始する
。したがって、この垂直期間ではラスタ１２４はラスタ
ラインＢから表示される。同様に次の垂直期間ではラス
タ１２４はラスタラインＣから表示される。各垂直期間
ごとに画像が１ラスクラインずつ上送りされていること
になり、ウィンドウ１内のデータがスクロールされる。

上述のスクロール処理においては、ＣＰＵ１０はレジス
タ８０の格納内容を１垂直期間ごとに１カウントアツプ
するだけでよい。従来の第２の方法に従う装置のように
、ＣＰＵｌ０が表示用メモリ１２の格納内容を転送処理
によりスクロールする必要がない。ＣＰＵｌ０の処理量
は大幅に減少し、その負担は従来と比べてはるかに軽く
なる。

したがって、スクロール処理を行なう場合の表示速度も
従来と比べてはるかに向上する。

また、映像処理回路などに、マルチウィンドウ処理をす
るための特別なハードウェアを設ける必要はない。ＣＲ
ＴＣ２０のみによって、上述のようなマルチウィンドウ
処理およびスクロール処理を行なうことができる。

第１１図には、本発明に係るＣＲＴＣ２０を用いて表示
用回路を構成した場合の、ＣＰＵｌ０において実行され
るプログラムのうちのウィンドウオープンのための部分
のフローチャートである。

第１２図は従来の第１の方法によってウィンドウをオー
プンする際のプログラムのフローチャート、第１３図は
従来の第２の方法によってウィンドウをオープンすると
きのプログラムのフローチャートである。第１１図にお
いては、ウィンドウ１をオープンする場合か例として示
されている。

第１１図を参照して、ステップＳ１においてレジスタ８
０（第３図）に、ウィンドウ１に表示されるべきデータ
の格納されたメモリ１２の領域８８の先頭アドレス（４
００）Ｈが設定される。

続いてステップ８２〜Ｓ５において、第２図に示される
ウィンドウ１位置記憶回路３６の水平開始レジスタ、水
平終了レジスタ、垂直開始レジスタ、垂直終了レジスタ
（いずれも図示せず）の内容が、第１０図に示されるよ
うなウィンドウ１の表示領域に従って設定される。

ステップＳ６において、優先順位付回路６８のレジスタ
Ａ−Ｈ（第４図）の内容が設定される。

さらにステップＳ７においてウィンドウ１内に表示され
るデータが表示用メモリ１２のウィンドウ１領域８８（
第９図）に転送される。これにより、ウィンドウ１には
、メモリ１２のウィンドウ１領域８８に格納されたデー
タが表示されることになる。

これと比較した従来の第１の方法によれば、ステップＳ
ｌｌにおいて、まずメモリ内のウィンドウ領域内に格納
されていたデータが退避メモリに退避される。続いてス
テップＳ１２において、ウィンドウ内に表示すべきデー
タが転送される。

すなわち、この従来の第１の方法によれば、ステップＳ
ｌｌにおいてメモリ内のデータを一時退避する処理が必
要である。したかって前述のようにウィンドウオープン
する際の動作速度が遅くなる。ウィンドウをクローズす
る際にもこの逆の転送が必要となるため、表示速度が遅
くなってしまう。本発明に係る方法によれば、データを
退避したり書き戻したりする必要がないため、表示速度
の向上を実現することができる。

第１３図に示されるような従来の第２の方法によれば、
本発明に係るＣＲＴＣを用いた場合と同様にまずステッ
プＳ２１において各種のレジスタが設定される。そして
Ｓ２２においてウィンドウ内の表示データがウィンドウ
用の表示メモリに転送される。この場合には、第１の方
法のようにデータを退避したり書き戻したりする必要は
ない。

したがって、ウィンドウのオープン、クローズのときの
処理速度低下がない。

しかしながら、ウィンドウ内の表示データをスクロール
させる場合には、改めて表示メモリ内のデータを再転送
し、格納内容自体をスクロールさせていかなければなら
ない。そのため、スクロール処理においては、本発明に
係るＣＲＴＣを用いた場合と比較して処理量が多く、処
理速度も遅くなってしまう。

これに対し本発明に係るＣＲＴＣを用いた場合には、ウ
ィンドウをオープンする場合、クローズする場合の処理
速度の低下はない。また、−旦開いたウィンドウ内のデ
ータをスクロールする場合には、レジスタの内容を書替
えるたけで済む。表示データを転送する場合とくらべて
その処理量は極めて少なく、スクロール処理の場合にも
表示速度が低下することはない。

以上のようにこの発明によれば、映像処理回路にマルチ
ウィンドウ処理の特別な回路を必要とせず、ウィンドウ
のオープン、クローズ時のみならずウィンドウ内のデー
タのスクロール時においても高速に動作することが可能
なＣＲＴＣを実現することができる。

以上、この発明か一実施例に基づいて説明された。しか
しなから、以上は単なる例示であって、この発明はこの
実施例のみに限定されない。その他にも様々な変形を施
して実施することか可能である。

［発明の効果コ 以上のようにこの発明によれば、現在の表示位置かどの
分割表示領域に属するかに応じて、記憶装置内の異なる
領域からデータか取出され、表示画面上に表示される。

したかって、各分割表示領域ごとに異なる画面が表示さ
れ、いわゆるマルチウィンドウ表示が実現される。この
ようなマルチウィンドウ処理をするために特に必要な動
作は、分割表示領域の位置を示すレジスタ、優先順位を
示すレジスタなど、少量のデータを書替えることだけで
ある。従来のように映像データそのものを転送するよう
な大量の処理を行なうことか必要ないため、処理が高速
化される。また、スクロール処理においても、ごく少量
のデータを書替えることだけで行なえるため、記憶装置
内の格納内容をスクロールさせるための大量の処理を行
なう必要がない。ＣＰＵの処理も単純化され、表示速度
の大幅な向上を実現することができる。

すなわち、複数の画面を表示する機能を有する映像処理
回路などを用いずに、複数の画面を同時に表示すること
ができ、かつその表示速度を向上させることができる表
示制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明に係るＣＲＴＣを用いた表示用回路のブ
ロック図であり、 第２図は本発明に係るＣＲＴＣのウィンドウ位置記憶回
路、切替指示回路のブロック図であり、第３図は本発明
に係るＣＲＴＣのアドレス信号生成回路、アドレス信号
切替回路のブロック図であり、 第４図は優先順位付回路のブロック図であり、第５図は
優先順位付回路の動作の場合分けを示す図であり、 第６図、第７図は異なる優先付が行なわれた場合の優先
順位付回路の格納内容を示す図であり、第８図はマルチ
プレクサ７０の動作の場合分けを示す図であり、 第９図はメモリ１２の記憶領域の分割を示す図であり、 東１０図はマルチウィンドウ処理を説明するための表示
画面の模式図であり、 第１１図は本発明に係るＣＲＴＣを使用してウィンドウ
をオープンする際の、ＣＰＵｌ０において実行されるプ
ログラムのフローチャートであり、第１２図、第１３図
は従来の方法によってマルチウィンドウ処理を行なう場
合のフローチャートであり、 第１４図は従来のＣＲＴＣを用いた表示回路のブロック
図であり、 第１５図は従来のＣＲＴＣのブロック図であり、第１６
図はアドレス信号生成回路のブロック図であり、 第１７図は従来の、マルチウィンドウ処理を行なうため
の第１の方法に従った表示回路のプロツり図てあり、 第１８図は、従来の第２の方法に従ってマルチウィンド
ウ処理を行なうための表示回路のブロック図であり、 第１９図はラスタおよびラスタラインナンバの関係を示
す模式図である。 図中、１０はＣＰＵ、１２は表示用メモリ、１４はパラ
レル／シリアル変換回路、１８はＣＲＴ。 ２０はＣＲＴＣ，２２は画面位置検出回路、２４はウィ
ンドウ位置記憶回路、２６は切替指示回路、２８はアド
レス信号切替回路、３０はアドレス信号生成回路、６８
は優先順位付回路を示す。 なお、図中同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）所定の時間間隔をもって走査される表示画面上に
   、記憶装置に記憶された映像信号を転送することにより
   、前記表示画面上に映像表示させるための表示制御装置
   であって、 各々が、前記表示画面の走査位置を前記記憶装置の記憶
   アドレスの１つに対応づけるための複数個のアドレス信
   号を出力するためのアドレス信号出力手段と、 前記表示画面を複数個の分割表示領域に分割するために
   、前記表示画面の走査位置が前記分割表示領域のいずれ
   に属するかを検出するための分割表示領域検出手段と、 前記分割表示領域の検出手段の出力に応答して、前記複
   数個のアドレス信号のうちの１つを選択して前記記憶装
   置に与えるためのアドレス信号選択手段とを含む表示制
   御装置。