JPH04111032A - 多重化記憶装置 - Google Patents
多重化記憶装置Info
- Publication number
- JPH04111032A JPH04111032A JP2227916A JP22791690A JPH04111032A JP H04111032 A JPH04111032 A JP H04111032A JP 2227916 A JP2227916 A JP 2227916A JP 22791690 A JP22791690 A JP 22791690A JP H04111032 A JPH04111032 A JP H04111032A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- data
- address
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は計算機システムに対し記憶装置を多重化した多
重化記憶装置に関する。
重化記憶装置に関する。
（従来の技術）
システムの信頼性を高める方法として同一の機能ユニッ
トの多重配置を行うことにより冗長度を高める多重化が
用いられている。この方法には、同一の機能ユニットを
二重に配置し個々の機能ユニットの出力を比較すること
により故障の検出を行う二重化、同一機能ユニットを三
重に配置し各機能ユニットの出力の多数決の結果を出力
とすることにより１つの機能ユニットの故障をマスクす
るとともに故障した機能ユニットの検出を行う三重化が
ある。この内、二重化では故障した機能ユニットが特定
できないため、三重化が広く用いられている。
トの多重配置を行うことにより冗長度を高める多重化が
用いられている。この方法には、同一の機能ユニットを
二重に配置し個々の機能ユニットの出力を比較すること
により故障の検出を行う二重化、同一機能ユニットを三
重に配置し各機能ユニットの出力の多数決の結果を出力
とすることにより１つの機能ユニットの故障をマスクす
るとともに故障した機能ユニットの検出を行う三重化が
ある。この内、二重化では故障した機能ユニットが特定
できないため、三重化が広く用いられている。
計算機システムの記憶装置における三重化ではメモリを
三重に配置し、中央処理装置（ＣＰＵ）によるデータの
書き込み動作時に、書き込みブタを３つのメモリに同時
に書き込む。又読み出し動作時には３つのメモリより同
時に読み出し、これら３つのデータを多数決により比較
し、比較結果の多数のデータ、すなわち読み出された３
つのデータのうち２つ以上読み出された同一のデータを
正しい記憶内容として中央処理装置（ＣＰＵ）に転送す
る。またこの多数決による比較において少数であったデ
ータ、すなわち他の２つのメモリと異なったデータが読
み出されたメモリは障害の発生したものとみなされる。
三重に配置し、中央処理装置（ＣＰＵ）によるデータの
書き込み動作時に、書き込みブタを３つのメモリに同時
に書き込む。又読み出し動作時には３つのメモリより同
時に読み出し、これら３つのデータを多数決により比較
し、比較結果の多数のデータ、すなわち読み出された３
つのデータのうち２つ以上読み出された同一のデータを
正しい記憶内容として中央処理装置（ＣＰＵ）に転送す
る。またこの多数決による比較において少数であったデ
ータ、すなわち他の２つのメモリと異なったデータが読
み出されたメモリは障害の発生したものとみなされる。
ここでメモリの１つに障害が発生した場合、他の２つの
メモリの記憶内容により処理の継続は可能であるが構成
は２重化と同等となるため、更に２つの読み出しデータ
が異なる場合は処理の継続が不可能となり計算機システ
ムは停止することとなる。そのため計算機システムを停
止させないためには、障害発生の後直ちに三重化の構成
に復帰させることが必要である。
メモリの記憶内容により処理の継続は可能であるが構成
は２重化と同等となるため、更に２つの読み出しデータ
が異なる場合は処理の継続が不可能となり計算機システ
ムは停止することとなる。そのため計算機システムを停
止させないためには、障害発生の後直ちに三重化の構成
に復帰させることが必要である。
しかしながら従来の三重化された記憶装置では、３つの
メモリの１つに障害が発生したとき再び三重化構成に復
帰させるためには、障害の発生したメモリに対し他の２
つの正常なメモリの記憶内容の複写により復元する動作
を必要とする。この動作を行うためには中央処理装置に
よる記憶装置への読み出し／書き込み動作を禁止する必
要があった。
メモリの１つに障害が発生したとき再び三重化構成に復
帰させるためには、障害の発生したメモリに対し他の２
つの正常なメモリの記憶内容の複写により復元する動作
を必要とする。この動作を行うためには中央処理装置に
よる記憶装置への読み出し／書き込み動作を禁止する必
要があった。
（発明が解決しようとする課題）
以上述べた様に従来の多重化記憶装置では、ＣＰＵより
読み出しを行なった際にデータ比較により１つのメモリ
の障害発生が検出されると、ＣＰＵの動作を停止して該
メモリへの正しいデータの書き込み等を行なっていたた
め、ＣＰＵの処理時間が大幅に遅延するという欠点が有
った。
読み出しを行なった際にデータ比較により１つのメモリ
の障害発生が検出されると、ＣＰＵの動作を停止して該
メモリへの正しいデータの書き込み等を行なっていたた
め、ＣＰＵの処理時間が大幅に遅延するという欠点が有
った。
そこで本発明の目的は、これらメモリの記憶内容の比較
や訂正等をＣＰＵによるアクセスと独立して行なう手段
を設ける事により、ＣＰＵの処理時間に悪影響を与えな
い多重化記憶装置を提供することにある。
や訂正等をＣＰＵによるアクセスと独立して行なう手段
を設ける事により、ＣＰＵの処理時間に悪影響を与えな
い多重化記憶装置を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明は、同一アドレスが順次付された少くとも３個の
メモリと、これらメモリに対しＣＰＵよりアクセスする
ための第１のアクセスポートと、前記メモリに対し誤り
検出用にアクセスするための第２のアクセスポートと、
この第２のアクセスポートより前記メモリの同一アドレ
スのデータを夫々読み出し内容を多数決により比較して
誤りデータを検出する誤り検出手段と、この誤り検出手
段により誤りデータが検出された場合該メモリの当該ア
ドレスに対し他メモリの当該アドレスのデータを書き込
む誤り訂正手段とを具備したことを特徴とするものであ
る。
メモリと、これらメモリに対しＣＰＵよりアクセスする
ための第１のアクセスポートと、前記メモリに対し誤り
検出用にアクセスするための第２のアクセスポートと、
この第２のアクセスポートより前記メモリの同一アドレ
スのデータを夫々読み出し内容を多数決により比較して
誤りデータを検出する誤り検出手段と、この誤り検出手
段により誤りデータが検出された場合該メモリの当該ア
ドレスに対し他メモリの当該アドレスのデータを書き込
む誤り訂正手段とを具備したことを特徴とするものであ
る。
更に本発明では、前記誤り訂正手段により誤りデータの
検出されたメモリ及びアドレスを記録する誤り位置記録
手段と、この誤り位置記録手段に記録されているメモリ
の当該アドレスに対し前記誤り検出手段により再び誤り
データが検出された場合は該メモリに障害が発生したこ
とを通知し、誤りデータが検出されなかった場合は前記
誤り位置記録手段の該内容を消去する障害検出手段とを
具備したものである。
検出されたメモリ及びアドレスを記録する誤り位置記録
手段と、この誤り位置記録手段に記録されているメモリ
の当該アドレスに対し前記誤り検出手段により再び誤り
データが検出された場合は該メモリに障害が発生したこ
とを通知し、誤りデータが検出されなかった場合は前記
誤り位置記録手段の該内容を消去する障害検出手段とを
具備したものである。
（作 用）
本発明によれば、中央処理装置による記憶装置へのアク
セスと、多重化構成を維持するための記憶装置へのアク
セスはそれぞれ第１、第２の独立したボートを用いて行
われるため、多重化構成を維持するためのアクセスが中
央処理装置によるアクセスを妨げることがない。従って
計算機システムの処理能力を低下することなくメモリの
多重化構成を維持することが実現できる。
セスと、多重化構成を維持するための記憶装置へのアク
セスはそれぞれ第１、第２の独立したボートを用いて行
われるため、多重化構成を維持するためのアクセスが中
央処理装置によるアクセスを妨げることがない。従って
計算機システムの処理能力を低下することなくメモリの
多重化構成を維持することが実現できる。
また、メモリの障害発生時における代替メモリへの記憶
内容の復元は、代替メモリの記憶内容はすべて誤りとさ
れ、他の正常なメモリの記憶内容に従って全て訂正され
ることにより復元のための特別な動作を行う必要がない
。
内容の復元は、代替メモリの記憶内容はすべて誤りとさ
れ、他の正常なメモリの記憶内容に従って全て訂正され
ることにより復元のための特別な動作を行う必要がない
。
（実施例）
以下、本発明の一実施例を図面を参照して説明する。本
実施例では三重化記憶装置を例に挙げて説明する。
実施例では三重化記憶装置を例に挙げて説明する。
第１図は計算機システムの全体構成図であり、ここでは
三重化記憶装置１に対しＣＰＵがデータをアクセスして
処理を行なう。
三重化記憶装置１に対しＣＰＵがデータをアクセスして
処理を行なう。
第２図は上記三重化記憶装置１の詳細ブロック図である
。
。
ここで三重化記憶装置（１）は、３つのメモリ（２）
（３） （４）と、読み出し多数決回路（５）、記憶比
較・訂正回路（６）、アドレスカウンタ（７）、誤り位
置記録メモリ（８）により構成される。
（３） （４）と、読み出し多数決回路（５）、記憶比
較・訂正回路（６）、アドレスカウンタ（７）、誤り位
置記録メモリ（８）により構成される。
３つのメモリは、それぞれ書き込み読み出しの為の第１
ボート（２１） （３１） （４１）及び第２ポート（
２２）（３２） （４２）を持ち、第１ボート、第２ポ
ートからのアクセスはそれぞれ独立して行うことが可能
である。
ボート（２１） （３１） （４１）及び第２ポート（
２２）（３２） （４２）を持ち、第１ボート、第２ポ
ートからのアクセスはそれぞれ独立して行うことが可能
である。
中央処理装置による三重化記憶装置（１）に対するデー
タの書き込みは、同一データをメモリ（２） （３）
（４）に対し各メモリの第１ボート（２１） （３１）
（４１）より同時に書き込む。また、中央処理装置によ
る三重化記憶装置に対するデータの読み出しは、メモリ
（２） （３） （４）のボート（２１） （３１）
（４１）より読み出されたデータが読み出し多数決回路
（５）に与えられ、この読み出し多数決回路において３
つのデータの多数決による値を記憶内容として中央処理
装置に返す。
タの書き込みは、同一データをメモリ（２） （３）
（４）に対し各メモリの第１ボート（２１） （３１）
（４１）より同時に書き込む。また、中央処理装置によ
る三重化記憶装置に対するデータの読み出しは、メモリ
（２） （３） （４）のボート（２１） （３１）
（４１）より読み出されたデータが読み出し多数決回路
（５）に与えられ、この読み出し多数決回路において３
つのデータの多数決による値を記憶内容として中央処理
装置に返す。
これらとは独立に動作するものとして以下の構成要件が
存在する。
存在する。
まずアドレスカウンタは記憶比較訂正回路（６）の制御
に従いメモリ（２） （３） （４）の先頭番地から最
終番地までカウントし、最終番地到達後再び、先頭番地
からカウントを繰り返す。
に従いメモリ（２） （３） （４）の先頭番地から最
終番地までカウントし、最終番地到達後再び、先頭番地
からカウントを繰り返す。
誤り位置記録メモリ（８）は、メモリ（２＞ （３）
（４）と同じサイズのアドレス空間を持ち、各アドレス
における誤り発生の有無及び、誤りの発生したメモリの
記録を行う。第３図はその記録内容の一例を示す図であ
る。
（４）と同じサイズのアドレス空間を持ち、各アドレス
における誤り発生の有無及び、誤りの発生したメモリの
記録を行う。第３図はその記録内容の一例を示す図であ
る。
記憶比較訂正回路（６）は、アドレスカウンタ（７）の
示すアドレスに従い３つのメモリの第２ポート（２２）
（３２） （４２）よりデータを読み込むとともに、
過去にこのアドレスにおいて誤りの発生したメモリがあ
るか否かを誤りメモリ記録メモリ（８）を参照すること
により確認する。読み込んだ三つのデータを比較し、す
べてのデータが同じときであるときは誤りは無しとし、
誤りの発生したメモリがなかったことを誤り位置記録メ
モリ（８）に記録する。また同一の二つのデータと異な
る一つのデータが読み出されたときは、この二つのデー
タを正しいデータとし、他の一つのデータを誤りデータ
とする。この誤りデータの読み出されたメモリにおいて
過去に誤りが発生したとか誤り位置記録メモリ（８）に
記録されていた場合にはこのメモリが障害をもつメモリ
としてユーザに通知される。
示すアドレスに従い３つのメモリの第２ポート（２２）
（３２） （４２）よりデータを読み込むとともに、
過去にこのアドレスにおいて誤りの発生したメモリがあ
るか否かを誤りメモリ記録メモリ（８）を参照すること
により確認する。読み込んだ三つのデータを比較し、す
べてのデータが同じときであるときは誤りは無しとし、
誤りの発生したメモリがなかったことを誤り位置記録メ
モリ（８）に記録する。また同一の二つのデータと異な
る一つのデータが読み出されたときは、この二つのデー
タを正しいデータとし、他の一つのデータを誤りデータ
とする。この誤りデータの読み出されたメモリにおいて
過去に誤りが発生したとか誤り位置記録メモリ（８）に
記録されていた場合にはこのメモリが障害をもつメモリ
としてユーザに通知される。
（ユーザはこの通知に従って該メモリを新しいメモリと
交換する。この間％ＣＰＵは他の２メモリとアクセスす
る。）過去に誤りが発生していない場合にはこのメモリ
に対し、正しいデータを書き込んで訂正を行うとともに
、誤り位置記録メモリにこのメモリに誤りが発生したこ
とを記録する。
交換する。この間％ＣＰＵは他の２メモリとアクセスす
る。）過去に誤りが発生していない場合にはこのメモリ
に対し、正しいデータを書き込んで訂正を行うとともに
、誤り位置記録メモリにこのメモリに誤りが発生したこ
とを記録する。
訂正に際しては、他の２つの正常メモリから該当アドレ
スのデータを読み出し、これを誤り発生メモリの該当ア
ドレスへ書き込む。
スのデータを読み出し、これを誤り発生メモリの該当ア
ドレスへ書き込む。
この後、アドレスカウンタ（７）をカウントアツプし、
次のアドレスの比較・訂正動作を繰り返す。
次のアドレスの比較・訂正動作を繰り返す。
誤り位置記録メモリに記録された、誤りの発生したメモ
リに対しては、この後一定期間に渡って誤りデータが検
出されなかった場合、誤り位置記録メモリの該誤り内容
を消去する。
リに対しては、この後一定期間に渡って誤りデータが検
出されなかった場合、誤り位置記録メモリの該誤り内容
を消去する。
障害の発生したメモリは代替のメモリに交換されるとそ
の後の記憶比較訂正回路（６〉の比較動作により代替メ
モリの全ての記憶内容は誤りとみなされ、上述の訂正動
作により全て訂正される。これによりアドレスカウンタ
（７）の値が一周した後代替のメモリへの記憶内容の復
元が完了する。
の後の記憶比較訂正回路（６〉の比較動作により代替メ
モリの全ての記憶内容は誤りとみなされ、上述の訂正動
作により全て訂正される。これによりアドレスカウンタ
（７）の値が一周した後代替のメモリへの記憶内容の復
元が完了する。
尚、本発明ではメモリを３個として説明したが、４個以
上であっても適用できる。この場合は５個、７個等の奇
数個が多数決による誤り検出を容易とするため望ましい
。
上であっても適用できる。この場合は５個、７個等の奇
数個が多数決による誤り検出を容易とするため望ましい
。
［発明の効果］
本発明によれば、多重化記憶装置において特定のメモリ
に誤りデータや障害が検出された場合でも、ＣＰＵによ
るアクセスを停止することなく正常な多重化構成に復帰
させることができるため、計算機システムの処理能力を
大幅に向上できる。
に誤りデータや障害が検出された場合でも、ＣＰＵによ
るアクセスを停止することなく正常な多重化構成に復帰
させることができるため、計算機システムの処理能力を
大幅に向上できる。
第１図は計算機システムの全体構成図、第２図は本発明
の一実施例による多重化記憶装置の構成図、第３図は誤
り位置記録メモリの内容を示す図である。 １・・・三重記憶装置、 ２．３．４・・・メモリ、 ２１、３１．４１・・・第１ポート、 ２２、８２．４２・・・第２ポート、 ５・・・読み出し多数決回路、 ６・・・記憶比較・訂正回路、 ７・・・アドレスカウンタ、 ８・・・誤り位置記録メモリ。
の一実施例による多重化記憶装置の構成図、第３図は誤
り位置記録メモリの内容を示す図である。 １・・・三重記憶装置、 ２．３．４・・・メモリ、 ２１、３１．４１・・・第１ポート、 ２２、８２．４２・・・第２ポート、 ５・・・読み出し多数決回路、 ６・・・記憶比較・訂正回路、 ７・・・アドレスカウンタ、 ８・・・誤り位置記録メモリ。
Claims (3)
- （１）同一アドレスが夫々に付された少くとも３個のメ
モリと、これらのメモリに対しＣＰＵよりアクセスする
ための第１のアクセスポートと、前記メモリに対し誤り
検出用にアクセスするための第２のアクセスポートと、
この第２のアクセスポートより前記メモリの同一アドレ
スのデータを夫々読み出し内容を多数決より比較して誤
りデータを検出する誤り検出手段と、この誤り検出手段
により誤りデータが検出された場合該メモリの当該アド
レスに対し他メモリの当該アドレスのデータを書き込む
誤り訂正手段とを具備したことを特徴とする多重化記憶
装置。 - （２）前記誤り訂正手段により誤りデータの検出された
メモリ及びアドレスを記録する誤り位置記録手段と、こ
の誤り位置記録手段に記録されているメモリに対して前
記誤り検出手段により再び誤りデータが検出された場合
該メモリに障害が発生したことを通知する障害検出手段
とを更に備えたものである請求項１記載の多重化記憶装
置。 - （３）前記障害検出手段は前記誤り位置記録手段に記録
されているメモリに対し一定期間に渡って前記誤り検出
手段により誤りデータが検出されなかった場合前記誤り
位置記録手段の該内容を消去するものである請求項２記
載の多重化記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227916A JPH04111032A (ja) | 1990-08-31 | 1990-08-31 | 多重化記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227916A JPH04111032A (ja) | 1990-08-31 | 1990-08-31 | 多重化記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111032A true JPH04111032A (ja) | 1992-04-13 |
Family
ID=16868308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227916A Pending JPH04111032A (ja) | 1990-08-31 | 1990-08-31 | 多重化記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000098826A (ja) * | 1998-09-28 | 2000-04-07 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP2006523350A (ja) * | 2003-02-28 | 2006-10-12 | マックスウェル テクノロジーズ， インク | 自己訂正コンピュータ |
| WO2022185582A1 (ja) * | 2021-03-05 | 2022-09-09 | オムロン株式会社 | データ処理装置、データ処理方法およびプログラム |
-
1990
- 1990-08-31 JP JP2227916A patent/JPH04111032A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000098826A (ja) * | 1998-09-28 | 2000-04-07 | Fuji Xerox Co Ltd | 画像形成装置 |
| JP2006523350A (ja) * | 2003-02-28 | 2006-10-12 | マックスウェル テクノロジーズ， インク | 自己訂正コンピュータ |
| US7890799B2 (en) | 2003-02-28 | 2011-02-15 | Maxwell Technologies, Inc. | Self-correcting computer |
| WO2022185582A1 (ja) * | 2021-03-05 | 2022-09-09 | オムロン株式会社 | データ処理装置、データ処理方法およびプログラム |
| JP2022135468A (ja) * | 2021-03-05 | 2022-09-15 | オムロン株式会社 | データ処理装置、データ処理方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994070B2 (ja) | データ処理システムにおけるミラー化された一対のデータ記憶ユニットの状態を決定する方法及び装置 | |
| JPS598852B2 (ja) | エラ−処理方式 | |
| AU597140B2 (en) | Efficient address test for large memories | |
| JPS6235704B2 (ja) | ||
| US20020010891A1 (en) | Redundant memory access system | |
| JPS6221143B2 (ja) | ||
| RU2327236C2 (ru) | Оперативное запоминающее устройство с высокой степенью отказоустойчивости | |
| GB2220091A (en) | A memory error protection system | |
| JPS6117479Y2 (ja) | ||
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JP2904117B2 (ja) | 装置記憶部の冗長化方法及び装置 | |
| JPS60142759A (ja) | Ｌｒｕ決定用記憶装置のエラ−検出方式 | |
| JPH04252344A (ja) | コンピュータシステム | |
| KR100538486B1 (ko) | 시스템 메모리의 결함 검출회로 | |
| JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
| JPH01106247A (ja) | メモリカード | |
| JPH0922387A (ja) | メモリ装置 | |
| JPH05341921A (ja) | ディスクアレイ装置 | |
| JPS60112171A (ja) | ２重化処理方式 | |
| JPH0275039A (ja) | メモリ回路 | |
| JPH07200186A (ja) | ディスク・アレイ装置 | |
| JPH01302451A (ja) | マイクロプログラム制御装置 | |
| JPS63231551A (ja) | 障害回復処理方式 | |
| JPH01216448A (ja) | メモリ監視装置 | |
| JPS61131147A (ja) | 記憶装置 |