JPH04111343A - レイアウトパターン作成装置 - Google Patents

レイアウトパターン作成装置

Info

Publication number
JPH04111343A
JPH04111343A JP2231121A JP23112190A JPH04111343A JP H04111343 A JPH04111343 A JP H04111343A JP 2231121 A JP2231121 A JP 2231121A JP 23112190 A JP23112190 A JP 23112190A JP H04111343 A JPH04111343 A JP H04111343A
Authority
JP
Japan
Prior art keywords
data
power consumption
logic
wiring
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2231121A
Other languages
English (en)
Inventor
Noriyuki Tamai
玉井 紀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2231121A priority Critical patent/JPH04111343A/ja
Publication of JPH04111343A publication Critical patent/JPH04111343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路のレイアウトパターン作成装置に関し
、特に自動配置配線で作成するレイアウトパターンに対
して最適な配線幅で電源配線を行うことができるレイア
ウトパターン作成装置に関するものである。
〔従来の技術〕
従来のレイアウトパターン作成装置の一例を第2図を用
いて説明する。第2図はそのブロック構成を示したもの
であり、1は論理図入力手段、2は論理図、3は接続情
報抽出手段、4は接続情報データ、5は自動配置配線手
段、6はレイアウトパターンである。また18は電源配
線データ、24は人手作業である。
ここで、論理図2が論理図入力手段1によって入力され
ると、接続情報抽出手段3はその論理図2から自動配置
配線に必要な接続情報を抽出し、接続情報データ4を作
成する。次いで人手作業24によって電源配線データ1
8を作成する。しかる後、自動配置配線手段5は作成さ
れた接続情報データ4と電源配線データ18を用いて自
動配置配線を行い、レイアウトパターン6を作成するも
のとなっている。
〔発明が解決しようとする課題〕
従来のレイアウトパターン作成装置は以上のように構成
されているので、電源配線データを人手で作成しなけれ
ばならず、また使用者の任意によって電源の配線幅が設
定されるため、場合によっては余分な配線幅をもった電
源配線をするなどの問題点があった。
本発明は上記のような問題点を解決するためになされた
もので、人手による作業量を削減するとともに、自動配
置配線で作成するレイアウトパターンに対して最適な配
線幅で電源配線を行うことができるレイアウトパターン
作成装置を得ることを目的とする。。
〔課題を解決するだめの手段〕
本発明に係るレイアウトパターン検証装置は、論理図を
入力する論理図入力手段と、この倫理図から接続情報を
抽出し接続情報データを作成する接続情報抽出手段と、
この接続情報データを用いて論理検証を行いその論理検
証結果データを作成する論理検証手段と、前記論理図か
ら各論理ゲートの出力端子のファンアウト数を調ベファ
ンアウト数データを作成するファンアウト数調査手段と
、前記論理検証結果から一周期内において出力値が変化
している論理ゲートを調べ動作論理ゲートデータを作成
する動作論理ゲート調査手段と、この論理ゲートの出力
端子のファンアウト数から負荷容量を計算しファンアウ
ト容量データを作成するファンアウト容量計算手段と、
各論理ゲートの消費電力を計算し論理ゲート消費電力デ
ータを作成する消費電力計算手段と、動作している各論
理ゲートの消費電力の合計を計算し全消費電力データを
作成する全消費電力計算手段と、この消費電力データを
用いて電源配線データを作成する電源配線データ作成手
段と、この電源配線データに従って電源配線を行う自動
配置配線手段を備えたものである。
〔作用〕
本発明においては、論理検証結果データと各論理ゲート
の消費電力から最適な配線幅を持つ電源配線データを自
動作成し、この作成した電源配線データを用いて自動配
置配線を行うことにより、最適な配線幅で電源配線した
レイアウトパターンを得ることができる。。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図は本発明の一実施例によるレイアウトパターン作
成装置を示すブロック図である。同図において、1は論
理図2を入力する論理図入力手段、3はこの入力された
論理図2から接続情報を抽出し接続情報データ4を作成
する接続情報抽出手段、5は後述する電源配線データ1
8に基づき電源の配線を行うためのレイアウトパターン
6を作成する自動配置配線手段である。19は接続情報
抽出手段3によって作成された接続情報データを用いて
論理検証を行い、その論理検証結果データ20を作成す
る論理検証手段、21はこの論理検証結果データ20か
ら一周期内において出力値が変化している論理ゲートを
調べ、動作論理ゲートデータ22を作成する動作論理ゲ
ート調査手段である。
また、7は前記論理図2から各論理ゲートの出力端子の
ファンアウト数を調べ、ファンアウト数データ8を作成
するファンアウト数調査手段、9は動作論理ゲート調査
手段21によって作成された動作論理ゲート22とファ
ンアウト数調査手段7によって作成されたファンアウト
数データ8を用いて、各論理ゲートのファンアウト容量
を計算するファンアウト容量計算手段、11はファンア
ウト容量計算手段9によって作成されたファンアウト容
量データ10を用いて消費電力データを作成する消費電
力計算手段、13は動作論理ゲート調査手段21によっ
て作成された動作論理ゲートデータ22と消費電力計算
手段11によって作成された消費電力データ12を用い
て、全消費電力データ14を作成する全消費電力計算手
段、15は周期ごとに計算した全消費電力データ14の
中から最大の全消費電力データを抽出し、最大消費電力
データ16を作成する最大消費電力抽出手段、17はこ
の消費電力データ16を用いて電源配線データ18を作
成する電源配線データ作成手段であり、自動配置配線手
段5はこの電源配線データ18に従って電源の配線を行
うものとなっている。
なお、図中同一符号は同一または相当部分を示している
次に上記実施例の動作について説明する。
第1図において、論理図2は論理図入力手段1を用いて
入力される。この入力された論理図2からは接続情報抽
出手段3が接続情報データ4を作成するとともに、ファ
ンアウト数調査手段7は論理図2から各論理ゲートの出
力端子のファンアウト数を調べ、ファンアウト数データ
8を作成する。
続いて、ファンアウト容量計算手段9はファンアウト数
データ8を用いて、 CL=CxN     ・・・・・(1)の式に従って
ファンアウト容量データ10を作成する。ただしCLは
負荷容量(p F) 、Cはファンアウトlあたりの容
量(pF)、Nはファンアウト数である。消費電力計算
手段11は、消費電力をP (W) 、動作周波数をf
(Hz)、負荷容量をCL(pF)、動作電圧をE (
V)とすると、P=fxCLxE”    −・−−・
(21の式に従ってファンアウト容量データ10を用い
て各論理ゲートの消費電力を計算し、論理ゲート消費電
力データ12を作成する。
また、論理検証手段19は接続情報抽出手段3によって
作成された接続情報データ4を用いて論理検証結果デー
タ20を作成し、動作論理ゲート調査手段21は論理検
証手段14によって作成された論理検証結果データ20
を用いて一周期内で出力値が変化した論理ゲートを調査
し、動作論理ゲートデータ22を作成する。全消費電力
計算手段13は、消費電力計算手段11によって作成さ
れた論理ゲート消費電力データ12と動作論理ゲートデ
ータ22を用いて、−周期内での全消費電力を動作して
いる各論理ゲートの消費電力の和で計算し、全消費電力
データ14を作成する。そして論理検証を行った全時間
に対して動作論理ゲートi査手段21.全消費電力計算
手段13を行い、全時間分の全消費電力データ14を作
成する。
また最大消費電力抽出手段15は、全時間分の全消費電
力データ14から最大の全消費電力データを抽出して、
最大消費電力データ16を作成する。電源配線データ作
成手段17は、最大消費電力抽出手段15によって作成
された最大消費電力データ16と電源配線の配線経路に
よって設定された配線経路係数を用いて、 の式に従って電源配線幅を算出し、電源配線データ18
を作成する。ただしLは電源配線幅(μm)Jは電流密
度(A/μm”)、Eは動作電圧(V)、P、1、は最
大消費電力(W) 、Kは配線経路係数である。これに
より自動配置配線手段5は、作成された接続情報データ
4と電源配線データ18を用いて、自動配置配線を行う
とともに、電源配線データ18に従ったレイアウトパタ
ーン6を作成する。
このように本実施例によると、論理検証手段14によっ
て作成された論理検証結果データ20を用いて最大消費
電力データ16を算出し、その値から最適な電源配線幅
を作成することにより、自動配置配線で作成するレイア
ウトパターンに対して最適な配線幅で電源配線を行うこ
とができる。
なお、上記実施例では最大消費電力データ16を用いて
電源配線データ18を作成する場合について示したが、
本発明はこれに限らず、例えば消費電力データ14を用
いて電源配線データ18を作成しても、上記実施例と同
様の効果を奏する。
〔発明の効果〕
以上のように本発明によれば、自動配置配線によってレ
イアウトパターンを作成する際に論理検証結果を用いて
消費電力量を算出し、その値から最適な電源配線幅を作
成することにより、動作周波数やセルのファンアラ1−
容量を考慮した電源配線が自動で行えるとともに、余分
な電源配線幅を取らないので、無駄のないレイアウトパ
ターンを得ることができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるレイアウトパターン作
成装置のブロック図、第2図は従来のレイアウトパター
ン作成装置の一例を示すブロック図である。 1・・・論理図入力手段、2・・・論理図、3・・・接
続情報抽出手段、4・・・接続情報データ、5・・・自
動配置配線、6・・・レイアウトパターン、7・・・フ
ァンアウト数調査手段、8・・・ファンアウト数データ
、9・・・ファンアウト容量計算手段、10・・・ファ
ンアウト容量データ、11・・・消費電力計算手段、1
2・・・論理ゲート消費電力データ、13・・・全消費
電力計算手段、14・・・全消費電力データ、15・・
・最大消費電力抽出手段、16・・・最大消費電力デー
タ、17・・・電源配線データ作成手段、1日・・・電
源配線データ、■9・・・論理検証手段、20・・・論
理検証結果データ、21・・・動作論理ゲート調査手段
、22・・・動作論理ゲートデータ。

Claims (1)

    【特許請求の範囲】
  1. 集積回路のレイアウトパターン作成装置において、集積
    回路の論理図を入力する論理図入力手段と、この論理図
    から接続情報を抽出し接続情報データを作成する接続情
    報抽出手段と、前記接続情報データを用いて論理検証を
    行い、その論理検証結果データを作成する論理検証手段
    と、前記論理図から各論理ゲートの出力端子のファンア
    ウト数を調べ、ファンアウト数データを作成するファン
    アウト数調査手段と、前記論理検証結果から一周期内に
    おいて出力値が変化している論理ゲートを調べ、動作論
    理ゲートデータを作成する動作論理ゲート調査手段と、
    この論理ゲートの出力端子のファンアウト数から負荷容
    量を計算し、ファンアウト容量データを作成するファン
    アウト容量計算手段と、負荷容量と動作電圧と動作周波
    数から論理ゲートの消費電力を計算し、論理ゲート消費
    電力データを作成する消費電力計算手段と、各論理ゲー
    トの消費電力の合計を計算し全消費電力データを作成す
    る全消費電力計算手段と、前記消費電力データを用いて
    電源配線データを作成する電源配線データ作成手段と、
    前記電源配線データに従って電源配線を行う自動配置配
    線手段を備えたことを特徴とするレイアウトパターン作
    成装置。
JP2231121A 1990-08-30 1990-08-30 レイアウトパターン作成装置 Pending JPH04111343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2231121A JPH04111343A (ja) 1990-08-30 1990-08-30 レイアウトパターン作成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2231121A JPH04111343A (ja) 1990-08-30 1990-08-30 レイアウトパターン作成装置

Publications (1)

Publication Number Publication Date
JPH04111343A true JPH04111343A (ja) 1992-04-13

Family

ID=16918617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2231121A Pending JPH04111343A (ja) 1990-08-30 1990-08-30 レイアウトパターン作成装置

Country Status (1)

Country Link
JP (1) JPH04111343A (ja)

Similar Documents

Publication Publication Date Title
US5719783A (en) Method and apparatus for performing timing analysis on a circuit design
US9953121B2 (en) Accommodating engineering change orders in integrated circuit design
JP3183728B2 (ja) 集積回路解析方法および装置
US7281223B2 (en) System and method for modeling an integrated circuit system
US20080120587A1 (en) Integrated circuit design system, integrated circuit design program, and integrated circuit design method
DE112015002183T5 (de) Computerimplementiertes System und Verfahren zum Übersetzen von Verifizierungs-Befehlen eines elektronischen Designs
US6751744B1 (en) Method of integrated circuit design checking using progressive individual network analysis
US20090271750A1 (en) Timing constraint merging in hierarchical soc designs
JPH07105253A (ja) データパス回路レイアウト生成システム
US7086019B2 (en) Systems and methods for determining activity factors of a circuit design
US7200829B2 (en) I/O circuit power routing system and method
JPH04186866A (ja) 半導体装置における電源線の配線方法及び電源配線決定装置
US5892687A (en) Don't-- care logic
US20160125109A1 (en) Polymorphic Circuit Simulation System
JP2004054522A (ja) 半導体装置の同時スイッチングノイズ評価方法
JP4855283B2 (ja) 半導体集積回路の設計装置
JP2000195960A (ja) 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法
JP2004013821A (ja) 半導体集積回路設計方法および設計装置
US6453448B1 (en) Functional level configuration of input-output test circuitry
US6877140B1 (en) Method and system for generating a schematic representing bus structures
JP2872216B1 (ja) マクロの設計方法
JP2000113024A (ja) ネットリスト生成方法及びネットリスト生成装置
Pornbacher A new method supporting the nominal design of analog integrated circuits with regard to constraints
JPH0793385A (ja) 自動配置配線処理方法
JP2863239B2 (ja) 半導体集積回路のシミュレーション方法