JPH0793385A - 自動配置配線処理方法 - Google Patents
自動配置配線処理方法Info
- Publication number
- JPH0793385A JPH0793385A JP5241206A JP24120693A JPH0793385A JP H0793385 A JPH0793385 A JP H0793385A JP 5241206 A JP5241206 A JP 5241206A JP 24120693 A JP24120693 A JP 24120693A JP H0793385 A JPH0793385 A JP H0793385A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- level
- circuit connection
- level generator
- generators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 本発明は、レベルジェネレータの個数を必要
最少数にすることにより、半導体集積回路装置のチップ
サイズを最小化するための配置配線処理方法を提供する
ことにある。 【処理】 半導体集積回路装置の回路接続情報とライブ
ラリからレベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用して
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行うことを特徴とす
る。
最少数にすることにより、半導体集積回路装置のチップ
サイズを最小化するための配置配線処理方法を提供する
ことにある。 【処理】 半導体集積回路装置の回路接続情報とライブ
ラリからレベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用して
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行うことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、回路接続情報を入力し
半導体集積回路装置の自動配置配線を処理する方法に関
する。
半導体集積回路装置の自動配置配線を処理する方法に関
する。
【０００２】
【従来の技術】半導体集積回路の配置配線処理方法にお
いては、あるブロックの入力端子を例えば５ボルト動作
の半導体集積回路で正論理の場合、５ボルトに対応する
論理値“１”あるいは０ボルトに対応する論理値“０”
に固定するためにはレベルジェネレータと呼ばれる電源
印加後の出力値が常に“１”あるいは“０に固定された
ブロックをライブラリとして作成しておき、このライブ
ラリブロックに回路接続情報に記述されている接続され
るべきブロックの入力端子を接続することにより実現し
ている。
いては、あるブロックの入力端子を例えば５ボルト動作
の半導体集積回路で正論理の場合、５ボルトに対応する
論理値“１”あるいは０ボルトに対応する論理値“０”
に固定するためにはレベルジェネレータと呼ばれる電源
印加後の出力値が常に“１”あるいは“０に固定された
ブロックをライブラリとして作成しておき、このライブ
ラリブロックに回路接続情報に記述されている接続され
るべきブロックの入力端子を接続することにより実現し
ている。
【０００３】また、ライブラリ中のレベルジェネレータ
の構造として、その出力端子がＧＮＤバス（正論理の場
合“０”対応）や、ＶＤＤバス（正論理の場合“１”相
当）に接続されるように作っておき、自動配置配線処理
において前記接続されるべきブロックの入力端子とこの
端子とを配線することより電気的にＧＮＤバスや、ＶＤ
Ｄバスに接続することと等しくなる様にしておく。
の構造として、その出力端子がＧＮＤバス（正論理の場
合“０”対応）や、ＶＤＤバス（正論理の場合“１”相
当）に接続されるように作っておき、自動配置配線処理
において前記接続されるべきブロックの入力端子とこの
端子とを配線することより電気的にＧＮＤバスや、ＶＤ
Ｄバスに接続することと等しくなる様にしておく。
【０００４】この様な、構造にしておくことにより、自
動配置配線処理においては、レベルジェネレータの出力
端子と他のブロックを結ぶ信号線を他の通常の信号線と
区別することなく、またレベルジェネレータも通常のブ
ロックと区別することなく一括して配置配線処理を行う
ことができるようになる。
動配置配線処理においては、レベルジェネレータの出力
端子と他のブロックを結ぶ信号線を他の通常の信号線と
区別することなく、またレベルジェネレータも通常のブ
ロックと区別することなく一括して配置配線処理を行う
ことができるようになる。
【０００５】
【発明が解決しようとする課題】通常このレベルジェネ
レータの出力端子は、半導体集積回路装置の電源に電圧
が印加された時から常に“１”あるいは“０”に固定さ
れ、回路動作中も出力信号が変化することがないため、
通常のブロックの出力端子と比べて論理を固定したい非
常に多数の他のブロックの入力端子を接続することがで
き、また、タイミング上の制約もないため、冗長な配線
パタンがゆるされることになる。
レータの出力端子は、半導体集積回路装置の電源に電圧
が印加された時から常に“１”あるいは“０”に固定さ
れ、回路動作中も出力信号が変化することがないため、
通常のブロックの出力端子と比べて論理を固定したい非
常に多数の他のブロックの入力端子を接続することがで
き、また、タイミング上の制約もないため、冗長な配線
パタンがゆるされることになる。
【０００６】しかし、従来の配置配線処理方法では単に
入力された回路接続情報をもとに処理を実行するだけで
あり、該回路接続情報は回路設計者が回路に挿入するレ
ベルジェネレータの数によって大きく変わる。
入力された回路接続情報をもとに処理を実行するだけで
あり、該回路接続情報は回路設計者が回路に挿入するレ
ベルジェネレータの数によって大きく変わる。
【０００７】すなわち、もし、回路設計者が各々のレベ
ルジェネレータに少数のブロックしか接続せず、多数の
レベルジェネレータを回路中に挿入して冗長な回路接続
情報を作成してしまうと、半導体集積回路チップ上に必
要以上のレベルジェネレータが配置されることになり、
その結果チップサイズが大きくなってしまうという問題
がある。
ルジェネレータに少数のブロックしか接続せず、多数の
レベルジェネレータを回路中に挿入して冗長な回路接続
情報を作成してしまうと、半導体集積回路チップ上に必
要以上のレベルジェネレータが配置されることになり、
その結果チップサイズが大きくなってしまうという問題
がある。
【０００８】本発明の目的は、入力された回路接続情報
からレベルジェネレータの必要最少個数を計算し、各レ
ベルジェネレータからブロックへの接続を変更して最適
化された回路接続情報を生成することにより、半導体集
積回路装置のチップサイズが最小化される自動配置配線
処理方法を提供することにある。
からレベルジェネレータの必要最少個数を計算し、各レ
ベルジェネレータからブロックへの接続を変更して最適
化された回路接続情報を生成することにより、半導体集
積回路装置のチップサイズが最小化される自動配置配線
処理方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の第一の手段は、
常に一定電位を供給し、ＬＳＩの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ず対象とする型式のレベルジェネレータに
接続されている全ブロックの入力端子の総容量求め、前
記レベルジェネレータの最大接続可能容量を比較勘第し
て必要最少個数のレベルジェネレータ数を求め、前記個
数のレベルジェネレータを回路接続情報中に新たに設
け、前記レベルジェネレータの最大接続可能容量をこえ
ないように各ブロックの接続を変更すると共に回路接続
情報中にある元のレベルジェネレータを取り去り、前記
処理がレベルジェネレータの全型式について終了するま
で上述したステップを繰り返し、その最適化後の配置結
果と最適化後の回路接続情報にもとづいてブロック−ブ
ロック間および、ブロック−レベルジェネレータ間の配
線を一括して結線する。
常に一定電位を供給し、ＬＳＩの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ず対象とする型式のレベルジェネレータに
接続されている全ブロックの入力端子の総容量求め、前
記レベルジェネレータの最大接続可能容量を比較勘第し
て必要最少個数のレベルジェネレータ数を求め、前記個
数のレベルジェネレータを回路接続情報中に新たに設
け、前記レベルジェネレータの最大接続可能容量をこえ
ないように各ブロックの接続を変更すると共に回路接続
情報中にある元のレベルジェネレータを取り去り、前記
処理がレベルジェネレータの全型式について終了するま
で上述したステップを繰り返し、その最適化後の配置結
果と最適化後の回路接続情報にもとづいてブロック−ブ
ロック間および、ブロック−レベルジェネレータ間の配
線を一括して結線する。
【００１０】本発明の第２の手段は、回路接続情報から
レベルジェネレータおよび該レベルジェネレータに接続
される配線を削除してレベルジェネレータ削除後回路接
続情報を生成し、前記レベルジェネレータ削除後回路接
続情報をもとに配置処理を行い、その配置結果と、レベ
ルジェネレータ削除後回路接続情報および保存された削
除データをレベルジェネレータ接続最適化復元処理に入
力し、レベルジェネレータ以外の全ブロックの入力端子
の総容量を求めて必要最少レベルジェネレータ個数を計
算し、前記レベルジェネレータを追加してレベルジェネ
レータ最適化後回路接続情報を設け、前記組み変えられ
た最適化後の回路接続情報と最適化後の配置結果にした
がって、ブロック−ブロック間およびブロック−レベル
ジェネレータ間の配線を一括して結線する。
レベルジェネレータおよび該レベルジェネレータに接続
される配線を削除してレベルジェネレータ削除後回路接
続情報を生成し、前記レベルジェネレータ削除後回路接
続情報をもとに配置処理を行い、その配置結果と、レベ
ルジェネレータ削除後回路接続情報および保存された削
除データをレベルジェネレータ接続最適化復元処理に入
力し、レベルジェネレータ以外の全ブロックの入力端子
の総容量を求めて必要最少レベルジェネレータ個数を計
算し、前記レベルジェネレータを追加してレベルジェネ
レータ最適化後回路接続情報を設け、前記組み変えられ
た最適化後の回路接続情報と最適化後の配置結果にした
がって、ブロック−ブロック間およびブロック−レベル
ジェネレータ間の配線を一括して結線する。
【００１１】
【作用】半導体集積回路装置の回路接続情報とライブラ
リから、レベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用し、
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行う。
リから、レベルジェネレータブロックの必要最少個数を
計算し、その最少個数のレベルジェネレータを使用し、
最適化した回路接続情報を生成し、前記最適化された回
路接続情報により自動配置配線を行う。
【００１２】また本発明の別の処理手段として、レベル
ジェネレータの個数最適化の処理を２段階に分けて処理
する方法もある。すなわち第１段階でレベルジェネレー
タを削除してブロックを配置し、その後第２段階で必要
最少個数のレベルジェネレータを含むレベルジェネレー
タ最適化後の回路接続情報を得て、最適化後の配置結果
とともに配線処理を行う。
ジェネレータの個数最適化の処理を２段階に分けて処理
する方法もある。すなわち第１段階でレベルジェネレー
タを削除してブロックを配置し、その後第２段階で必要
最少個数のレベルジェネレータを含むレベルジェネレー
タ最適化後の回路接続情報を得て、最適化後の配置結果
とともに配線処理を行う。
【００１３】
【実施例】次に本発明の第１の実施例による処理につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１４】図１は本発明の一実施例を用いる配置配線
処理方法の処理手順を示すフローチャートである。図中
回路接続情報１０１及びライブラリ１０２が本発明にか
かる処理装置の入力となるデータである。
処理方法の処理手順を示すフローチャートである。図中
回路接続情報１０１及びライブラリ１０２が本発明にか
かる処理装置の入力となるデータである。
【００１５】回路接続情報１０１は、本発明の配置配線
処理方法によって半導体集積回路チップ上に実現すべ
き、回路の論理的接続情報を格納している。
処理方法によって半導体集積回路チップ上に実現すべ
き、回路の論理的接続情報を格納している。
【００１６】また、ライブラリ１０２には、回路接続情
報中で使用されているブロックの形状や端子位置、配線
ルール等を記述したデータで、回路接続情報から、半導
体集積回路装置を実現するために必要となる設計規則が
格納されている。また、本実施例においては、本発明の
処理を実現するために必要な情報であるレベルジェネレ
ータに接続可能な容量値及び各ブロックの端子の容量値
も、このライブラリ情報に記述されており、各処理手順
では必要に応じて適宜この情報を参照する。
報中で使用されているブロックの形状や端子位置、配線
ルール等を記述したデータで、回路接続情報から、半導
体集積回路装置を実現するために必要となる設計規則が
格納されている。また、本実施例においては、本発明の
処理を実現するために必要な情報であるレベルジェネレ
ータに接続可能な容量値及び各ブロックの端子の容量値
も、このライブラリ情報に記述されており、各処理手順
では必要に応じて適宜この情報を参照する。
【００１７】回路接続情報最適化処理部１０３は、各々
のレベルジェネレータに接続されている各ブロック端子
の容量値及びレベルジェネレータに接続可能な容量等を
勘定して接続関係を変更する部分で、最適化された回路
接続情報１０４を得る。
のレベルジェネレータに接続されている各ブロック端子
の容量値及びレベルジェネレータに接続可能な容量等を
勘定して接続関係を変更する部分で、最適化された回路
接続情報１０４を得る。
【００１８】配線処理部１０５は、回路接続情報最適化
処理部１０３によって修正された最適化後回路接続情報
１０４に従って従来と同様の手法で配置を行う部分であ
り、配線処理部１０７は、最適化後回路接続情報１０４
と配置結果１０６とをもとに従来と同様の手法で各ブロ
ック間の配線経路を決定し結線を行う部分である。
処理部１０３によって修正された最適化後回路接続情報
１０４に従って従来と同様の手法で配置を行う部分であ
り、配線処理部１０７は、最適化後回路接続情報１０４
と配置結果１０６とをもとに従来と同様の手法で各ブロ
ック間の配線経路を決定し結線を行う部分である。
【００１９】次に本発明の主要部である図１の回路接続
情報最適化処理部１０３の処理手順を図２により繊細に
説明する。本処理は下記のステップで実行される。
情報最適化処理部１０３の処理手順を図２により繊細に
説明する。本処理は下記のステップで実行される。
【００２０】ステップ１： 対象となるタイプに属する
レベルジェネレータに接続されている全ブロックの端子
容量の総和を求める。
レベルジェネレータに接続されている全ブロックの端子
容量の総和を求める。
【００２１】ステップ２： 既にあるレベルジェネレー
タタイプの最大接続可能容量より必要最少個数のレベル
ジェネレータ数を求める。
タタイプの最大接続可能容量より必要最少個数のレベル
ジェネレータ数を求める。
【００２２】ステップ３： 回路接続情報中に上記ステ
ップ２で求めた個数のレベルジェネレータを新たに設
け、各々の最大接続可能容量をこえないようにして接続
を変更するとともに、もとの回路接続情報中にあったレ
ベルジェネレータを取り去る。
ップ２で求めた個数のレベルジェネレータを新たに設
け、各々の最大接続可能容量をこえないようにして接続
を変更するとともに、もとの回路接続情報中にあったレ
ベルジェネレータを取り去る。
【００２３】ステップ４： 全レベルジェネレータタイ
プについて処理が終っていなければ、次のレベルジェネ
レータについて上記ステップ１〜スッテプ３を繰り返
す。終了していれば結果を出力して処理を終了する。
プについて処理が終っていなければ、次のレベルジェネ
レータについて上記ステップ１〜スッテプ３を繰り返
す。終了していれば結果を出力して処理を終了する。
【００２４】このようにして本発明の半導体集積回路の
配置配線処理では、回路接続情報を最適化してから従来
と同様の手法により配置配線を実行する。
配置配線処理では、回路接続情報を最適化してから従来
と同様の手法により配置配線を実行する。
【００２５】次に本発明の第２の実施例による処理につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２６】図３は本発明の第２実施例の処理手順を示
すフローチャートである。
すフローチャートである。
【００２７】本例では、レベルジェネレータの個数最適
化の処理が２段階で処理される。すなわち、レベルジェ
ネレータ及び、それらに接続されている配線情報をレベ
ルジェネレータ接続情報削除処理部３０３で削除して、
レベルジェネレータ削除後回路接続情報３０４を生成
し、これによりブロックの配置処理を行い、またどのよ
うな変更が加えられたかの情報を別に保存する削除デー
タ保存部３０５を生成しておく。次にレベルジェネレー
タ削除後回路接続情報３０４と、配置結果３０７と削除
データ３０５をレベルジェネレータ接続最適化復元処理
部３０８に入力して、必要最少個数のレベルジェネレー
タを含むレベルジェネレータ最適化後回路接続情報３１
０及び、レベルジェネレータ最適化後配置結果３０９を
生成し、このレベルジェネレータ最適化後の回路接続情
報と配置結果をもとに、従来手法の配線処理により、レ
ベルジェネレータからの信号線を通常の信号線と一括し
て配線処理を行う。
化の処理が２段階で処理される。すなわち、レベルジェ
ネレータ及び、それらに接続されている配線情報をレベ
ルジェネレータ接続情報削除処理部３０３で削除して、
レベルジェネレータ削除後回路接続情報３０４を生成
し、これによりブロックの配置処理を行い、またどのよ
うな変更が加えられたかの情報を別に保存する削除デー
タ保存部３０５を生成しておく。次にレベルジェネレー
タ削除後回路接続情報３０４と、配置結果３０７と削除
データ３０５をレベルジェネレータ接続最適化復元処理
部３０８に入力して、必要最少個数のレベルジェネレー
タを含むレベルジェネレータ最適化後回路接続情報３１
０及び、レベルジェネレータ最適化後配置結果３０９を
生成し、このレベルジェネレータ最適化後の回路接続情
報と配置結果をもとに、従来手法の配線処理により、レ
ベルジェネレータからの信号線を通常の信号線と一括し
て配線処理を行う。
【００２８】なお、本実施例の場合、配置処理部３０６
においてはレベルジェネレータのない回路接続情報を使
用して配置処理を行うが、レベルジェネレータに接続さ
れた配線は信号変化がないためタイミング制約がないこ
とを考えると結果の最適化処理の高速化が計れることに
なる。
においてはレベルジェネレータのない回路接続情報を使
用して配置処理を行うが、レベルジェネレータに接続さ
れた配線は信号変化がないためタイミング制約がないこ
とを考えると結果の最適化処理の高速化が計れることに
なる。
【００２９】また、レベルジェネレータの配置及び結線
が配置処理３０６後に行われているが、これは同一タイ
プのレベルジェネレータに接続されるブロックの配置位
置を勘案し、互いに近傍に置かれたものを一つのレベル
ジェネレータに接続するためである。このことにより、
配線長を最短化できる。
が配置処理３０６後に行われているが、これは同一タイ
プのレベルジェネレータに接続されるブロックの配置位
置を勘案し、互いに近傍に置かれたものを一つのレベル
ジェネレータに接続するためである。このことにより、
配線長を最短化できる。
【００３０】
【発明の効果】以上説明したように、本発明はレベルジ
ェネレータの個数や接続関係を最適化する処理手順を導
入したことにより回路接続中の冗長な回路を最小化し、
半導体集積回路装置のチップサイズの最小化を計れると
いう効果を有する。
ェネレータの個数や接続関係を最適化する処理手順を導
入したことにより回路接続中の冗長な回路を最小化し、
半導体集積回路装置のチップサイズの最小化を計れると
いう効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の処理手順を示すフロー
チャートである。
チャートである。
【図２】図１に示した回路接続情報最適化処理の詳細図
である。
である。
【図３】本発明の第２の実施例の処理手順を示すフロー
チャートである。
チャートである。
【図４】従来の処理手順を示すフローチャートである。
１０１、３０１、４０１ 回路接続情報 １０２、３０２、４０２ ライブラリ １０３ 回路接続情報最適化処理 １０４ 最適化後回路接続情報 ２０１ スタート入力 ２０２ レベルジェネレータ必要最少個数決定処理 ２０３ 回路図最適化処理 ２０４ 全種類完了 ２０５ 終了出力 ３０３ レベルジェネレータ接続情報削除処理 ３０４ レベルジェネレータ削除後回路接続情報 ３０５ 削除データ保存 ３０８ レベルジェネレータ接続最適化復元処理 ３０９ レベルジェネレータ最適化後配置結果 ３１０ レベルジェネレータ最適化後回路接続情報 １０５、３０６、４０３ 配置処理 １０６、３０７、４０４ 配置結果 １０７、３１１、４０５ 配線処理 １０８、３１２、４０６ 配置配線結果
Claims (2)
- 【請求項１】 回路接続情報を入力して、半導体集積回
路装置の自動配置配線を処理する方法において、 常に一定電位を供給し、ＬＳＩの部分回路であるブロッ
クの入力端子の電位を固定するためのレベルジェネレー
タのうち、先ず対象とする型式のレベルジェネレータに
接続されている全ブロックの入力端子の総容量を求め、 前記レベルジェネレータの最大接続可能容量を比較勘第
して必要最少個数のレベルジェネレータ数を求め、 前記個数のレベルジェネレータを回路接続情報中に新た
に設け、前記レベルジェネレータの最大接続可能容量を
こえないように各ブロックの接続を変更すると共に、回
路接続情報中にある元のレベルジェネレータを取り去
り、 前記処理がレベルジェネレータ全型式について終了する
まで上述したステップを繰り返し、その最適化後の配置
結果と最適化後の回路接続情報にもとづいてブロック−
ブロック間および、ブロック−レベルジェネレータ間の
配線を一括して結線することを特徴とする半導体集積回
路装置の自動配置配線処理方法。 - 【請求項２】 回路接続情報を入力して、半導体集積回
路装置の自動配置配線を処理する方法において、 回路接続情報からレベルジュネレータおよび該レベルジ
ェネレータに接続される配線を削除してレベルジェネレ
ータ削除後回路接続情報を生成し、前記レベルジェネレ
ータ削除後回路接続情報をもとに配置処理を行い、その
配線結果と、レベルジェネレータ削除後回路接続情報お
よび保存された削除データをレベルジェネレータ接続最
適化復元処理に入力し、レベルジェネレータ以外の全ブ
ロックの入力端子の総容量を求めて必要最少レベルジェ
ネレータ個数を計算し、前記レベルジェネレータを追加
してレベルジェネレータ最適化後回路接続情報を設け、
前記組み変えられた最適化後の回路接続情報と最適化後
の配置結果にしたがってブロック−ブロック間およびブ
ロック−レベルジェネレータ間の配線を一括して結線す
ることを特徴とする半導体集積回路装置の自動配置配線
処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241206A JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241206A JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0793385A true JPH0793385A (ja) | 1995-04-07 |
| JP2626498B2 JP2626498B2 (ja) | 1997-07-02 |
Family
ID=17070785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241206A Expired - Lifetime JP2626498B2 (ja) | 1993-09-28 | 1993-09-28 | 自動配置配線処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626498B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114548007A (zh) * | 2020-11-24 | 2022-05-27 | 珠海格力电器股份有限公司 | 一种芯片电路中设置固定电位单元的方法及装置 |
-
1993
- 1993-09-28 JP JP5241206A patent/JP2626498B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114548007A (zh) * | 2020-11-24 | 2022-05-27 | 珠海格力电器股份有限公司 | 一种芯片电路中设置固定电位单元的方法及装置 |
| CN114548007B (zh) * | 2020-11-24 | 2025-06-10 | 珠海格力电器股份有限公司 | 一种芯片电路中设置固定电位单元的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626498B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028991A (en) | Layout parameter extraction device | |
| JP2877303B2 (ja) | 集積回路の自動設計装置 | |
| JP3891599B2 (ja) | 集積回路レイアウト内への標準セルの自動挿入装置 | |
| US8117570B2 (en) | Integrated circuit design phase technique with virtual power switch | |
| US7086019B2 (en) | Systems and methods for determining activity factors of a circuit design | |
| JPH0793385A (ja) | 自動配置配線処理方法 | |
| JPH07262252A (ja) | レイアウトデータ生成装置及び生成方法 | |
| JP4256712B2 (ja) | 端子配置装置および端子配置方法 | |
| JP2752923B2 (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3182272B2 (ja) | 半導体集積回路の論理回路の動作検証システム | |
| JP3425920B2 (ja) | クロックツリー設計装置、クロックツリー設計方法、及び、記録媒体 | |
| JP2002259487A (ja) | 多電源回路シミュレーション方法及び装置 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2003091569A (ja) | 半導体集積回路設計方法、半導体集積回路、電子機器 | |
| JP3209179B2 (ja) | 半導体集積回路の配置配線方法 | |
| JP2766922B2 (ja) | メモリ設計装置 | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JP2943709B2 (ja) | 論理回路修正装置 | |
| JPH1091675A (ja) | 半導体集積回路の自動レイアウト装置 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JP2002251424A (ja) | レイアウト設計方法、装置、プログラム及び記録媒体 | |
| JPH05225285A (ja) | アナログ素子設計装置 | |
| JPH04111343A (ja) | レイアウトパターン作成装置 |