JPH04111432A - 電界効果トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電界効果トランジスタ、特に、マイクロ波
集積回路（ＭＩＣ）およびモノリシックマイクロ波集積
回路（ＭＭＩＣ）で使用される高周波動作を実現できる
電界効果トランジスタおよびその製造方法に関する。

〔従来の技術〕

マイクロ波帯で高周波動作を目的としたＧａＡｓＭＭＩ
ＣやＭＩＣは、電界効果トランジスタ等の能動素子と抵
抗、容量、インダクタンス等の受光素子とを組み合わせ
て構成される。ここで、用いられる電界効果トランジス
タの動作周波数は２ＧＨｚ以上と非常に高い為、トラン
ジスタ自体の高速性が要求される。したがって、高速性
を示す電流遮断周波数ｆ１を向上させることが必要にな
る。ｆｌを向上させる具体的方法としては、トランスコ
ンダクタンスｇ　を向上させ、ゲート８關 量を低減する方法、オーミック領域を低抵抗にする方法
がある。

その為、従来の電界効果トランジスタの製造方法では、
ｇ　゛の向上およびゲート容量の低減の為に０．５μｍ
以下の短ゲートを設けていた。また、ソース抵抗を減ら
す為に、ゲート電極と自己整合的にオーミック領域にイ
オンを注入し、それを活性化することにより低抵抗領域
を設ける方法が考えられた。

〔発明が解決しようとする課題〕

しかし、オーミック領域をゲート電極と自己整合的に対
称にイオン注入して低抵抗にすると、ドレイン・ゲート
耐圧が低くなり、電流−電圧飽和特性が悪化する。また
、同様な理由でドレインコンダクタンスも悪くなる。

そこで本発明はｆＴの高い電界効果トランジスタを提供
することを目的とする。

また、簡単に短ゲートを形成でき、ｆ、の高い電界効果
トランジスタを製造できる製造方法を提供することを目
的とする。

〔課題を解決するための手段〕

上記課題を達成するため、本発明に係る電界効果トラン
ジスタは半導体基板のソース形成部のみに形成された低
抵抗領域と、この低抵抗領域上に形成されたソース電極
と、上記半導体基板のゲート形成部上に形成されたダミ
ーゲートと、このダミーゲートにおける上記半導体基板
のドレイン形成部側に位置する側面および上面の一部と
接触するように設置されたゲート電極と、上記ドレイン
形成部上に形成されたドレイン電極とを備えて構成され
ている。

また、本発明に係る電界効果トランジスタの製造方法は
半導体基板のソース形成部上に開口を有するマスクパタ
ーンを形成する工程と、上記開口のゲート形成部上にダ
ミーゲートを形成する工程と、このダミーゲートおよび
上記マスクパターンを用いて、自己整合的に不純物を上
記半導体基板内に注入し、上記ソース形成部を低抵抗に
する工程と、上記マスクパターンを除去し、ドレイン形
成部側に位置する上記ダミーゲートの側面および上面の
一部と接触するようにゲート電極を形成する工程とを含
んで構成される。

〔作用〕

本発明に係る電界効果トランジスタは、ソース・ゲート
間の抵抗のみが減少し、ゲート・ドレイン間の耐圧は低
減しない。その為、電界効果トランジスタは高いｆＴを
有すると共に高耐圧となる。

また、本発明に係る製造方法によると、ダミーゲートを
用いて自己整合的に不純物を注入する為、ソース形成部
は精度良く配置され、ゲートをダミーゲートと重ねて形
成するので、ゲート長を少なくとも光学露光による開口
幅より小さくすることができる。

〔実施例〕

以下、この発明の一実施例に係る電界効果トランジスタ
およびその製造方法を添付図面に基づき説明する。なお
、説明において同一要素には同一符号を用い、重複する
説明は省略する。

第１図は一実施例に係る電界効果トランジスタの構造を
示す縦断面図である。半導体基板１の上面には活性層１
ａが形成されており、そのソース・形成部１ｓは不純物
のイオン注入などにより、低抵抗領域ＩＳになっている
。この低抵抗領域１ｓ上にはソース電極Ｓがオーミック
接触で形成されている。また、半導体基板１のゲート形
成部にはＳｉＮ膜２を介してダミーゲートＧ、が形成さ
れており、このダミーゲートＧ、と一部重なるように、
ゲート電極Ｇが形成されている。このゲート電極Ｇはソ
ース形成部の反対側、すなわちドレイン形成部側に形成
されている。また、ドレイン電極りはＳｆＮ膜２を介し
、上記ドレイン形成部上に形成されている。

このように、本実施例に電界効果トランジスタによると
、ダミーゲートＧｄが形成された後で、そのドレイン形
成部側にゲート電極が重ねて設置される構造を有するの
で、ゲート電極のゲート長を短くすることができる。ま
た、ソース形成部のみが低抵抗になっているので、ゲー
ト・ドレイン耐圧を低減することなく、ｇ　　１　ｆｒ
が向上され、ドレイン・コンダクタンスが改善されてい
る。なお、ゲート電極はソース側のみ絶縁膜上に乗って
いるのでＣｇ、（ゲート・ドレイン間容量）を増すこと
もない。

第２図はＧａＡｓ基板を用いた電界効果トランジスタの
製造方法を示す工程図である。まず、半絶縁性ＧａＡｓ
基板１上にＳｉイオンを注入し、その後、アニールによ
りイオン注入部を活性化して基板表面に活性層１ａを形
成する。この活性層１ａの上部にＳｉＮ膜２をプラズマ
ＣＶＤ法により堆積する（同図（ａ））。なお、活性層
１ａはエピタキシャル成長法により形成してもよい。

次に、このＳｉＮ膜２の上部に、ＧａＡｓ基板１のソー
ス形成領域に開口を有するレジストパターン３を形成す
る（同図（ｂ））。この開口にはＳｉＮ膜２が露出して
いる。

さらに、このレジストパターン３の上面にスパッタ法に
よりＳ　１０２膜４を例えば５０００〜６０００オング
ストローム堆積する（同図（Ｃ））。その後、ＲＩＥを
用いてＳｉＯ２膜４をエッチバックすることにより、レ
ジストパターン３のソース形成領域側に付着したＳ　ｌ
　０２膜４で形成されたダミーゲートＧｄを構成する（
同図（ｄ））。なお、ここではＳｉＯ２膜を堆積したが
例えばＥＣＲ−ＣＶＤ法によりＳｉＮ膜を堆積してもよ
い。

次に、レジストパターン３およびダミーゲートＧｄを用
いて、ＳｉイオンをＧａＡｓ基板１に深く注入し、低抵
抗領域ＩＳをソース形成領域のみに形成する。その後、
レジストパターン３を除去しＳｉＮ膜２を露出させる（
同図（ｅ））。この注入領域のＳｉイオンはアニール処
理により活性化される。

次に、ダミーゲートＧｄの両側に位置するＳｉＮ膜２に
開口を形成し、ソース電極Ｓおよびドレイン電極りを活
性層１ａ上にオーミック接合で形成しく同図（ｆ））　
、ゲートを形成する為のレジストパターン５を形成する
。この時、フォトリソグラフィ技術などの光学露光によ
り、例えばレジストパターン５の開口幅が０．６μｍで
あっても十分に開口できる。その後、このレジストパタ
ーン５に基づきＲＩＥを用いてＳｉＮ膜２を除去する（
同図（ｇ））。

次に、蒸着法によりＴ　ｉ　／　Ｐ　ｔ　／　Ａ　ｕか
らなる多層金属膜６を例えば５００／３００１５０００
オングストロームの膜厚でレジストパターン５の上面お
よびその開口に蒸着しく同図（ｈ））　、最後に、レジ
ストパターン５をリフトオフで除去することにより、電
界効果トランジスタを形成する（同図（ｉ））。例えば
、光学露光で開口できる限度幅０．６μｍでダミーゲー
トＧｄを形成しても、ゲートＧはダミーゲートＧｄに重
ねて形成されるので、ゲートＧの実質的な（活性層１ａ
と接触する）ゲート長を小さくすることができる。ダミ
ーゲートＧ　の幅はＳ　ｔ　Ｏ２膜４の膜厚を変えるこ
とにより調整することができ（同図（ｃ）参照）、ゲー
トＧの実質的なゲート長はレジストパターン５から露出
するダミーゲートＧｄの程度（同図（ｈ）参照）を変え
ることにより簡単に変更することができる。

このように、ＳｉＯ２膜４の膜厚や、レジストパターン
５から露出するダミーゲートＧｄの程度を調整すること
により、サブミクロン単位のゲート長を有するゲートを
簡単に形成することができる。

また、ダミーゲートＧ、の長さにより、ゲートと低抵抗
領域１ｓの間の距離を自己整合的に決定できるので、ゲ
ートＧと低抵抗領域１ｓの間の距離を正確に配置するこ
とができる。

さらに、ソース電極Ｓの下方領域にのみダミーゲートと
自己整合的に不純物が深く注入されているので、ゲート
・ドレイン間の耐圧を低下することなく、ソース抵抗を
減少させることができる。

なお、本発明は上記実施例に限定されるものではない。

上記実施例に係る電界効果トランジスタではＧａＡｓ基
板を使用しているが、ＧａＡｓに限定されないことはい
うまでもない。

〔発明の効果〕

本発明に係る電界効果トランジスタは、ソース電極の下
方領域のみに低抵抗領域を形成し、かつ、ゲート電極を
ダミーゲートと重ねた構造になっているので、ゲート・
ドレイン間の耐圧を低下することなく、高周波特性を高
めることができる。

また、本発明に係る製造方法は高周波特性の高い電界効
果トランジスタを精度よく製造することができる。

膜。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板のソース形成部のみに形成された低抵抗
   領域と、前記低抵抗領域上に形成されたソース電極と、
   前記半導体基板のゲート形成部上に形成されたダミーゲ
   ートと、前記ダミーゲートにおける前記半導体基板のド
   レイン形成部側に位置する側面および上面の一部と接触
   するように設置されたゲート電極と、前記ドレイン形成
   部上に形成されたドレイン電極とを備えて構成されてい
   る電界効果トランジスタ。 ２、半導体基板のソース形成部上に開口を有するマスク
   パターンを形成する工程と、 前記開口のゲート形成部上にダミーゲートを形成する工
   程と、 前記ダミーゲートおよび前記マスクパターンを用いて、
   自己整合的に不純物を前記半導体基板内に注入し、前記
   ソース形成部を低抵抗にする工程と、 前記マスクパターンを除去し、ドレイン形成部側に位置
   する前記ダミーゲートの側面および上面の一部と接触す
   るようにゲート電極を形成する工程とを含んで構成され
   る電界効果トランジスタの製造方法。