JPH04114234U - Ｌｃａ装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＬＣＡ装置にあって複数のＬＣＡのブートス
トラップの時間を短縮する。コンフィグレーションデー
タを供給する外部メモリの容量を小さくする。 【構成】 ＬＣＡ装置にあって複数のＬＣＡ０〜ＬＣＡ
ｎをパラレルに接続する。外部メモリＰＲＯＭからコン
フィグレーションデータをこれらのＬＣＡに対して同時
に供給する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案はＬＣＡ（ロジックセルアレイ）装置、詳しくは複数のＬＣＡのブー トストラップ時間を短縮するようにしたＬＣＡ装置に関する。

【０００２】

【従来の技術】

ＬＣＡ（ロジックセルアレイ）はユーザが希望する複雑な論理回路を、マスク や製造工程を一切必要としないで即座に実現することができるＣＭＯＳ構造の汎 用論理回路デバイスである。ＬＣＡでは、ユーザが作成した論理回路を「論理機 能」、「Ｉ／Ｏ回路の構成」、「コンフィグレーションデータ」として、ＬＣＡ 内の記憶素子に書き込むと、この記憶素子の制御のもとに、ＬＣＡの論理回路が 形成される。このコンフィグレーションデータとは、内部結線および付加機構に 関する情報である。

【０００３】 ＬＣＡの記憶素子は、ＳＲＡＭをベースとしており、このため、設定した論理 回路は、内蔵のバッテリバックアップを利用するか、または、外部メモリ（ＥＰ ＲＯＭ等）に記憶し、システム立ち上げ（ブートストラップ）時に再設定する。

【０００４】 従来のＬＣＡ装置としては、図３に示すように、複数のＬＣＡを直列に接続、 配置している。そして、これらのＬＣＡは記憶装置であるＰＲＯＭに格納したコ ンフィグレーションデータにより設定されて動作する構成である。すなわち、Ｌ ＣＡはデイジーチェーン接続となっている。

【０００５】 この装置にあって、その初期状態は、ＬＣＡはコンフィグレーションが完了す るまでは、その出力は、全てハイインピーダンス状態である。リセット待ちの状 態である。したがって、外部装置よりリセット信号を与えることにより、ＬＣＡ はＰＲＯＭからコンフィグレーションデータを取り込み始める。

【０００６】 その動作手順を示すと、あらかじめ、ＬＣＡ０〜ＬＣＡｎの個数分のコンフィ グレーションデータをＰＲＯＭに格納しておく。次に、リセット信号を各ＬＣＡ に入力する。すると、ＰＲＯＭに一番近いＬＣＡ０はコンフィグレーションデー タの読み出しをするためのストローブ信号を生成し、このストローブ信号をＰＲ ＯＭおよびその他のＬＣＡ１〜ＬＣＡｎに出力する。そのストローブ信号に従い 、ＰＲＯＭはコンフィグレーションデータをＬＣＡ０に対して出力する。ＬＣＡ ０はこのコンフィグレーションデータを入力する。ＬＣＡ０はＤＩＮ端子より入 力される最初のコンフィグレーションデータを取り込み、以後入力されるコンフ ィグレーションデータはＤＯＵＴよりそのままＬＣＡ１に対して出力する。そし て、ＬＣＡ１以降のＬＣＡ２，ＬＣＡ３，ＬＣＡ４，・・・についても、最初の コンフィグレーションデータを取り込み、以降のコンフィグレーシンデータはそ のままＤＯＵＴより出力する。最後に接続されているＬＣＡｎにコンフィグレー ションデータがロードされれば、全体としてコンフィグレーションは完了する。

【０００７】 このＬＣＡ装置では、コンフィグレーションの完了と同時に各ＬＣＡは動作状 態となり、コンフィグレーションデータの設定にしたがった動作を行う。

【０００８】 図４はこのコンフィグレーションデータをロードするタイミングを示している 。なお、上記手順では、各ＬＣＡのコンフィグレーションデータが同一のもので あっても、ＰＲＯＭにはこの同一のコンフィグレーションデータをＬＣＡの個数 分だけセットしなければならない。

【０００９】

【考案が解決しようとする課題】

しかしながら、このような従来のＬＣＡ装置にあっては、ＬＣＡの数が増える に従い、ＰＲＯＭに格納するコンフィグレーションデータが増えてしまい、ＰＲ ＯＭの容量も増大してしまう。また、装置全体についてコンフィグレーションす るのに時間がかかってしまう。このように同一のデータをＰＲＯＭで増やしてま で作成するのは大きな無駄であり、非能率的であるという課題があった。

【００１０】 そこで、本考案の目的は、ＬＣＡ装置のブートストラップに要する時間を短縮 することである。また、本考案は、ＬＣＡのコンフィグレーションデータを格納 したＰＲＯＭの容量を削減することを、その目的としている。さらに、このコン フィグレーションデータの開発、作製に要する時間を短縮することを、本考案は その目的としている。

【００１１】

【課題を解決するための手段】

本考案は、外部メモリからコンフィグレーションデータを複数のＬＣＡに供給 してこれらのＬＣＡに所望の論理機能を設定するＬＣＡ装置において、上記複数 のＬＣＡをパラレルに接続したＬＣＡ装置である。

【００１２】

【作用】

このＬＣＡ装置では、ＬＣＡ間の接続をパラレル接続とすることにより、外部 メモリ（例えばＰＲＯＭ）が出力する１つのコンフィグレーションデータに対し 、同時に複数のＬＣＡにロードする。このＰＲＯＭからの１回のコンフィグレー ションデータの入力により、ＬＣＡ装置ではコンフィグレーションが完了する。

【００１３】

【実施例】

以下、図１および図２を参照して本考案の一実施例について説明する。

【００１４】 このＬＣＡ装置は、複数のＬＣＡ０、ＬＣＡ１、ＬＣＡ２、・・・、ＬＣＡｎ をパラレルに接続している。これらのＬＣＡ０〜ＬＣＡｎについてコンフィグレ ーションデータを供給する記憶装置（ＰＲＯＭ）は、バッファ回路を介してこれ らのＬＣＡ０〜ＬＣＡｎの各ＤＩＮ端子にコンフィグレーションデータを同時に 入力可能な構成である。なお、これらのＬＣＡは例えばＳＲＡＭ等の記憶素子の ＣＬＢ（Ｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ Ｂｌｏｃｋ）を基本機能とし てこのＣＬＢをマトリックス状に配置して構成されている。

【００１５】 したがって、以上のように構成しＬＣＡ装置にあっては、その初期状態は、各 ＬＣＡはコンフィグレーション完了前はハイインピーダンス状態であってリセッ ト待ちの状態となっている。したがって、リセット信号を各ＬＣＡに対して印加 することにより、ＬＣＡはＰＲＯＭからコンフィグレーションデータを取り込み 始める。この場合、ＰＲＯＭにはあらかじめＬＣＡ１個分のコンフィグレーショ ンデータが格納されている。

【００１６】 具体的には、リセット信号が各ＬＣＡに入力されると、ＬＣＡ０はストローブ 信号を生成し、ＰＲＯＭおよび他のＬＣＡに対して出力する。このストローブ信 号の入力によりＰＲＯＭはコンフィグレーションデータを電流増幅用のバッファ 回路を介して各ＬＣＡに対して同時に供給する。図２にはこのコンフィグレーシ ョンデータの供給のタイミングを示している。この結果、各ＬＣＡはコンフィグ レーションデータを取り込み、その再設定がなされることとなる。よって、コン フィグレーションデータに基づいて設定にしたがって、各ＬＣＡは動作可能にな る。

【００１７】

【考案の効果】

以上説明したようにこの考案によれば、まず、同時にブートするＬＣＡの数を ｎ個とし、１つのＬＣＡのコンフィグレーションデータの大きさをＫワードとす る。１つのＬＣＡをコンフィグレーションするのに要する時間をＴ秒とすると、 従来技術では、Ｋ・Ｎワードを要したが、本考案にあっては、Ｋワードであり、 １／Ｎ時間に短縮される。また、コンフィグレーションデータを記憶する記憶装 置（外部メモリ）の小型化も可能となり、コンフィグレーションデータの開発、 製造に要する時間時間も短縮化される。

【００１８】 また、コンフィグレーションに要する時間は、従来技術ではＴ・Ｎ秒、本考案 ではＴ秒であり、１／Ｎに改善される。大規模なＬＣＡシステムにおいてもその コンフィグレーションを実時間内に完了させることができる。

【図面の簡単な説明】

【図１】本考案の一実施例に係るＬＣＡ装置を示すブロ
ック回路図である。

【図２】本考案の一実施例に係るＬＣＡ装置のコンフィ
グレーションデータの入力のタイミング図である。

【図３】従来のＬＣＡ装置を示すブロック回路図であ
る。

【図４】従来のＬＣＡ装置のコンフィグレーションデー
タの入力を示すタイミング図である。

【符号の説明】

ＬＣＡ０〜ＬＣＡｎ ロジックセルアレイ ＰＲＯＭ 記憶装置

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 外部メモリからコンフィグレーションデ
   ータを複数のＬＣＡに供給してこれらのＬＣＡに所望の
   論理機能を設定するＬＣＡ装置において、上記複数のＬ
   ＣＡをパラレルに接続したことを特徴とするＬＣＡ装
   置。