JPS6140574A - 試験条件設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は各種の試験条件データを試験信号発生装置に
設定する為の試験条件設定装置に関し、特に複数の試験
信号発生装置に共通の試験条件データを短時間で同時に
設定することができる試験条件設定装置に関する。

（発明の背景） 例えば論理回路の試験を行なう場合には、一般に機能試
験と直流試験とが実施される。論理回路の機能試験を行
なうにあたっては、論理回路試験装置内の試験パターン
発生器より試験パターンと期待値パターンを発生し、そ
の試験パターンを被試験論理回路の各端子ビンに印加し
て、その結果、被試験論理回路から出力されるデータと
期待値パターンを比較することにより、その被試験論理
回路の良否を判定するようにしている。直流試験を行な
う場合には、論理回路試験装置内の試験信号発生装置か
ら、被試験論理回路に各種の電源電圧を供給して所定の
動作を正しく行うか判定すると共に、その被試験論理回
路に電源電圧から流入する電流値を測定する等の試験を
おこなう。

この試験パターンは被試験論理回路の特性や試験内容に
より、その電圧や振幅値等を異なる値に設定している。

また、被試験論理回路に印加する電源電圧、電源電流等
もその被試験論理回路の特性、試験項目、例えば電源電
圧余裕度試験のように、各種の値に設定して試験する必
要がある。このように論理回路の試験を行なう場合には
試験開始に先立ち、各種の試験条件を並列の各チャンネ
ルに対して設定する必要がある。

例えば被試験論理回路の直流試験を実施する場合には、
試験信号発生装置として例えばプログラム電源を用い、
そのプログラム電源に試験の開始前に各種の試験条件、
例えば電源電圧値、その電源電圧を出力する為のプログ
ラム電源のレンジ、電流測定の精度、被試験論理回路に
流入又は流出する電流のリミット値等を設定するように
している。これらの試験条件は各チャンネル毎に設定す
る必要があり、その試験条件の内容は同一種類の試験条
件、例えば電源電圧について各チャンネル間で同一の場
合もあり異なる場合もある。

（従来技術） このような試験条件設定装置の従来の構成例を第１図の
ブロック図に示す。この例では試験信号発生装置として
プログラム電源を用いた場合を示している。このプログ
ラム電源３１．Ｓ２・・・Ｓｎに設定された試験条件に
より被試験論理回路に供給する電源電圧や出力レンジ、
プログラム電源における電流測定精度等が各チャンネル
毎に定められる。レジスタ１１、レジスタ１２には図示
していないが外部の中央制御装置等からそれぞれデータ
とアドレスが印加されて保持される。レジスタ１２にラ
ンチされたアドレスはデコーダ１４及びデコ−ダ１５に
供給される。デコーダ１４には例えばアドレスの上位ビ
ットが、試験条件データの種類を示す為に与えられ、デ
コーダ１５には例えばアドレスの下位ビットが試験条件
を設定すべきプログラム電源の位置を示す為に与えられ
る。

デコーダ１４の出力信号はＯＲ回路１６に供給され、そ
のＯＲ回路１６の出力信号により、レジスタ１１からの
試験条件の内容を示すデータが出力制御回路■３に有効
にされると共にＡＮＤ回路１７を開放にする。ＡＮＤ回
路１７の他の入力端子には端子２３よりクロック信号が
印加されている。出力制御回路１３で有効にされた試験
条件データは全てのプログラム電源Ｓ１、Ｓ２・・・・
Ｓｎに共通に印加される。デコーダ１５の出力信号によ
り試験条件データを格納すべきプログラム電源が指定さ
れ、クロック信号がＡＮＤ回路１７を経由して書込み信
号として供給されたとき、指定されたプログラム電源に
出力制御回路１３からの試験条件データが格納される。

この従来の試験条件設定装置の動作を第２図のタイミン
グチャートを用いて説明する。この図ではｎ個のプログ
ラム電源にｍ種類の試験条件を設定する場合について示
している。この試験条件の種類とは上記のように被試験
論理回路に供給すべき電源電圧、プログラム電源で測定
すべき電流精度、その電流のリミッ１〜値等である。中
央制御装置等から供給されたデータとアドレスは第２図
Ａに示す処理周期でそれぞれレジスタ１１、レジスタ１
２に格納され保持される。レジスタ１１に取り込まれた
データＣは出力制御回路１３に与えられる。データＣに
は各プログラム電源に設定すべき各種の試験条件の内容
を示すデータが含まれている。

レジスタ１２からのアドレスＢはそれぞれデコーダ１４
、デコーダ１５に供給されている。アドレスＢ中の試験
条件の種類を示すアドレス信号はデコーダ１４に印加さ
れ、アドレスＢ中の、プログラム電源Ｓ１からＳｎのい
ずれかを指定するアドレス信号はデコ−ダ１５に印加さ
れている。第２図のタイミングチャートではｎ個のプロ
グラム電源を順次指定してその各プログラム電源に固有
の試験条件１　（例えば電源電圧値）を設定し、その次
に再度ｎ個のプログラム電源を順次指定してそれぞれの
プログラム電源に試験条件２　（例えば電流測定精度）
を設定するようにして動作し、試験条件ｍ迄の設定を順
次実行するものである。

最初のサイクルヤアドレスＢがそれぞれデコーダ１４、
デコーダＩ５によりデコードされ、デコーダ１５からプ
ログラム電源Ｓ１を指定する信号Ｅが発生され、デコー
ダ１４からプログラム電源Ｓ１に設定すべき試験条件の
種類が試験条件１であることを示す信号りが発生される
。この信号已によりプロダラム電源Ｓｌがイネーブル状
態とされる。デコーダ１４からの信号りはＯＲ回路１６
を経由して出力制御回路１３に印加され、これにより出
力制御回路１３に、データＣの最初のサイクルに与えら
れている、プログラム電源Ｓ１に設定すべき試験条件ｌ
のの内容を示すデータが取り込まれる。出力制御回路１
３により有効とされた試験条件１の内容を示すデータＨ
は各プログラム電源に共通に供給される。

ＯＲ回路１６の出力信号りが高レベルなのでＡＮＤ回路
１７が開放になり、端子２３からのクロック信号がＡＮ
Ｄ回路１７から各プログラム電源に書込み信号■として
印加される。このときデコーダ１５からの信号Ｅにより
プログラム電源Ｓ１のみがイネーブルにされている為、
試験条件データＨはプログラム電源Ｓ１にのみ格納され
る。

次のサイクルではアドレスＢによりデコーダ１５からプ
ログラム電源Ｓ２を指定する信号Ｆが発生されると共に
、デコーダ１４からは試験条件１である事を示す信号が
再度発生されてＯＲ回路１６に印加される。この信号Ｆ
によりプログラム電源Ｓ２がイネーブル状態とされる。

従ってＯＲ回路１６の出力信号りは前回に引続き高レベ
ルを維持しＡＮＤ回路１７をオープンにする。信号りに
よりレジスタ１１にはプログラム電源Ｓ２に設定すべき
試験条件１の内容を示すデータＨが格納されて保持され
、そのデータＨが各プログラム電源に共通に供給される
。

従って、ＡＮＤ回路１７からの書込み信号Ｉによりデー
タＨがイネーブルになっているプログラム電源Ｓ２に設
定される。

このような動作を９回繰り返すことによりプログラム電
源Ｓ１からプログラム電Ｒ８ｎに試験条件■が順次設定
され、次に各プログラム電源に試験条件２を同様の動作
により設定する。この動作を順次繰り返すことにより各
プログラム電源にｍ種類の試験条件データを格納するこ
とができる。

（従来技術の問題点） 以上のように、この従来の試験条件設定装置によれば、
各プログラム電源を順次指定して−の種類の試験条件を
設定し、その後再度各プログラム電源を順次指定して次
の種類の試験条件を設定するよう　　　　　　　１１に
動作し、この動作を繰り返すことにより全ての試験条件
を設定するようにしている。従って、ｎ個のプログラム
電源にｍ種類の試験条件デ〜りを設定するには、ｎＸｍ
回の処理サイクルを必要とする。これは同一種類の試験
条件の内容が各プログラム電源について異なる場合であ
っても共通である場合であってもこれだけの処理サイク
ルを要する。

論理回路等の試験の場合には試験効率を向上させる為、
同一の被試験論理回路を複数個同時に試験したい場合が
多い。この場合にはこれら複数の被試験論理回路に対応
する試験信号発生装置、例えば上記プログラム電源の所
定のグループには同一の試験条件データを格納すれば良
い。例えば、ｎ個のプログラム電源に各種類毎に試験条
件の内容が同一のｍ種類の試験条件を設定すればよい。

この場合でも従来の試験条件設定装置では、ｎｘｍ回の
処理サイクルを必要とする為、試験条件設定に要する時
間が長くなり、全体としての試験時間が長くなる為試験
効率が低下する。

（発明の目的） この発明は複数の試験信号発生装置に対する試験条件の
設定が短時間で実行できる試験条件設定装置を提供しよ
うとするものである。

（発明の概要） この発明では複数の試験信号発生装置に共通の試験条件
データを同時に設定する場合、中央制御装置から同時に
設定すべき複数の試験信号発生装置を示すデータが最初
のサイクルで与えられ、次のサイクルからは試験条件デ
ータが順次与えられる。この複数の試験信号発生装置を
示すデータが最初のサイクルでレジスタ等の記憶手段に
より保持される。この保持されたデータにより、次のサ
イクルで該当する複数の試験信号発生装置がイネーブル
とされると共に、そのサイクル以後から上記の試験条件
データが次々に与えられて全ての試験信号発生装置に共
通に供給される。これら試験条件データは書込み信号に
より、イネーブルとされている複数の試験信号発生装置
に同時に設定される。

即ち、試験条件が例えばｍ種類有る場合には、最初のサ
イクルで共通に設定すべき複数の試験信号発生装置が指
定され、次のサイクルで例えば試験条件１をその複数の
試験信号発生装置に同時に設定し、その次のサイクルで
試験条件２、というように順次設定し試験条件ｍまで設
定して試験条件設定の為の動作を終了する。

従って、この試験条件設定装置によればｎ個の試験信号
発生装置にｍ種類の試験条件を設定する場合、ｍ→１の
処理サイクルで設定動作が完了でき、極めて短時間で設
定することができる。又このような同時設定動作でなく
、第１図および第２図で説明したように各試験信号発生
装置にそれぞれ異なる試験条件を設定する場合には従来
の方法と同様の動作により設定することができる。

（発明の実施例） 第３図はこの発明の一実施例の構成を示す。第３図にお
いて第１図と対応する部分は同一の符号で示している。

中央制御装置等から与えられたデータとアドレスはレジ
スタ１１、レジスタ１２に順次格納され保持される。こ
のデータは最初のサイクルでは、共通に同一の試験条件
を設定しようとする複数の試験信号発生装置、例えばプ
ログラム電源の位置を示ずを示すデータが与えられてい
る。この複数のプログラム電源を示すデータは、例えば
各プログラム電源にビット単位で対応するデータとして
与えられ、このデータがレジスタ３１に印加され、端子
２３からのクロック信号がＡＮＤ回路３２を経由して書
込め信月として与えられたとき、レジスタ３１に取り込
まれて保持される。

レジスタ１２に取り込まれたアドレスには同時設定動作
である事を示す信号が含まれており、この信号がデコー
ダ１４によりデコードされてＡＮＤ回路３２に印加され
ることにより、上記のように書込み信号がレジスタ３１
に印加されるようになる。第１図の場合と同様に、デコ
ーダ１４によりデコードされた試験条件の種類を示す信
号がＯＲ＠路１６を経由して出力側？ｆｆ１回路１３に
印加されることにより、レジスタ１１からの試験条件デ
ータが出力制御回路１３に取り込まれる。ＯＲ回路１６
の出力信号はＡＮＤ回路１７にも供給され、☆：に；子
２３からのクロック信号が各プログラム電源に書込め信
号として印加されるように制御する。

レジスタ３１からのデータは出力制御回路３３に供給さ
れ、このゲート回路の出力信号により所定の複数のプロ
グラム電源がイネーブルになる。この出力制御回路３３
にはＯＲ回路１６の出力信号が２回目のサイクルから供
給され、この信号のタイミングでレジスタ３１からのデ
ータを有効として各ＯＲ回路３４．３５・・・３９に印
加する。各ＯＲ回路３４．３５・・・３９の他の入力端
子はデコーダ１５のそれぞれの出力と接続されており、
いづれかの入力信号が高レベルのとき、対応するプログ
ラム電源をイネーブルにする。

２回目以後のサイクルからは、レジスタ１１からの試験
条件データが出力制御回路１３に順次に印加されて取り
込まれ、そのデータが全てのプログラム電源に共通に供
給される。その試験条件データは出力制御回路３３から
の信号により指定された複数のプログラム電源に、ＡＮ
Ｄ回路１７からの書込み信号のタイミングで格納される
。

この実施例の動作を第４図に示すタイミングチャートを
用いて説明する。この例では、ｎ個のプログラム電源に
ｍ種類の共通の試験条件を同時に設定する場合を示して
いる。この試験条件設定装置の全体の動作は中央制御装
置により制御され第４図Ａに示す処理サイクルで進行す
る。

最初のサイクルではレジスタ１２に格納されたアドレス
Ｂ（第４図Ｂ）には、複数のプログラム電源に同時に試
験条件データを設定すべき旨の信号、即ち、同時設定動
作であることを示す信号が与えられている。又、レジス
タ１１に格納されたデータＣ（第４図Ｃ）には、同時に
試験条件データを設定すべき複数のプログラム電源の位
置を示すデータが与えられている。

アドレスＢに与えられている、同時設定動作を示す信号
は、デコーダ１４によりデコードされ、そのデコードさ
れた信号Ｅ（第４図Ｅ）はＡＮＤ回路３２に印加される
。これによりＡＮＤ回路３２がオープンとなり、端子２
３からのクロック信号（第４図Ｇ）により書込み信号Ｆ
（第４図Ｈ）を発生することにより、データＣに与えら
れている複数のプログラム電源の位置を示すデータがレ
ジスタ３１に取り込まれる。

次のサイクルではアドレスＢには試験条件の種類、この
例では試験条件１を示すアドレスが与えられてデコーダ
１４に印加される。デコーダ１４によりデコードされた
試験条件１を示す信号は、ＯＲ回路１６から出力され、
そのＯＲ回路１６の出力信号Ｄ（第４図Ｄ）が出力制御
回路３３に印加されることにより、レジスタ３１から複
数の同時設定すべきプログラム電源を示すデータが出力
制御回路３３に取り込まれる。その出力制御回路３３の
出力が対応するＯＲ回路３４．３５等を経由してイネー
ブル信号Ｋ（第４図Ｋ）として対応するプログラム電源
に印加されることにより所定のプログラム電源、この例
の場合にはｎ個のプログラム電源が共通にイネーブルに
なる。

レジスタ１１に格納されたデータＣには試験条件１の内
容を示すデータが与えられ、このデータが出力制御回路
１３に供給される。デコーダ１４からの試験条件１を示
す信号りがＯＲ回路１６を経由して出力制御回路１３に
印加されることにより、試験条件１の内容を示すデータ
は出力制御回路１３により後続の回路に対して有効とな
り、その出力データＪ（第４図Ｊ）は全てのプログラム
電源に共通に供給される。ＯＲ回路１６からの出力信号
りはＡＮＤ回路１７にも与えられ、これによりＡＮＤ回
路１７がオープンなり、端子２３からのクロック信号が
書込み信号しく第４図Ｌ）として全てのプログラム電源
に共通に印加される。従って、出力制御回路３３からの
イネーブル信号Ｋによりイネーブルにされた複数のプロ
グラム電源に、同一の試験条件１のデータが、書込み信
号りのタイミングで共通に同時に設定される（第４図Ｍ
）。

次のサイクルではアドレスＢには試験条件の種類が２で
あることを示す信号が与えられデコーダ１４に印加され
ると共に、データＣには試験条件２の内容を示すデータ
が与えらる。デコーダ１４からの試験条件２を示す信号
がＯＲ回路１６を経由して、出力制御回路１３及びＡＮ
Ｄ回路１７に印加される為、上記と同様の動作により最
初のサイクルで指定された複数のプログラム電源に同時
に試験条件データ２が設定される。

以後同様の動作を繰り返すことにより試験条件が順次設
定され、試験条件ｍ迄設定されると、指定された複数の
プログラム電源に対する試験条件設定動作を終了する。

この後、他の複数のプログラム電源に対し、共通に他の
試験条件を同時に設定する必要がある場合には、上記と
同様の動作を繰り替えせばよい。即ち、上記のように最
初のサイクルで所望の複数のプログラム電源を示すデ〜
りを印加して格納し、次のサイクルからそのプログラム
電源をイネーブルにして、書込み信号により順次に試験
条件データを共通に設定すればよい。

この実施例の構成において、第１図及び第２−図に示し
た従来の構成例のような試験条件の設定方法、即ち、各
プログラム電源にそれぞれ異なる試験条件を設定する場
合には、第″２図の動作と同様にすればよい。即ち、こ
の場合には、アドレスＢには同時設定動作を示す信号は
与えられず、プログラム電源Ｓ１からＳｎの内のいづれ
かを示子信号と試験条赫の種類を示す信号が与えられる
。プログラム電源を□示す信号はデコーダ１５によりデ
コードされて、ＯＲ回路３４．３５等を経由して対応す
るーのプログラム電源をイネーブルにする。データＣに
は複数のプログラム電源の位置を示すデータは与えられ
ず、試験条件の内容を示すデータが最初のサイクルから
与えられる。これにより、第１図及び第２図で説明した
と同一の動作で各プログラム電源に試験条件が順次設定
される。

（発明の効果） 以上にように、この発明による試験条件設定装置６ 置によれば、例えばプログラム電源のような試験信号発
生装置に予め試験条件を設定する場合、複数の試験信号
発生装置に同一の試験条件を同時に設定することができ
る為、短時間で試験条件設定動作を終了することができ
る。以上の説明では、論理回路の直流試験をする為の試
験条件の設定について行ったが、、これに限るものでは
なく、複数のチャンネルの°　条、件設定をする全ての
場合についてこの発明の思想を用いることができる。

【図面の簡単な説明】

第１図は従来の試験条件設定装置の構成例を示°　゛　
す、ブロック図、第２図は第１図に示した従来の試験条
件設定装置の動作を説明する為のタイミングチャート、
第３図はこの発明による試験条件設定装置の実施例の構
成を示すブロック図、第４図は第１図の実施例の動作を
説明する為のタイミングチャートである。 １１．１２．３１：レジスタ １４．１５：デコーダ １３．３３：出力制御回路

Claims (1)

1. 【特許請求の範囲】 中央制御装置よりアドレスとデータが与えられ、そのア
   ドレスにより定まるチャンネルの試験信号発生装置にそ
   のデータにより定まる試験条件データを設定する試験条
   件設定装置において、 Ａ、上記中央制御装置からのデータ中の上記試験条件デ
   ータを全てのチャンネルの試験信号発生装置に共通に供
   給する手段と、 Ｂ、上記中央制御装置からのデータ中の上記試験条件デ
   ータを共通に同時に設定すべき複数の試験信号発生装置
   を示すデータを格納する手段と、 Ｃ、その格納された試験信号発生装置を示すデータに基
   づいて、対応する複数の試験信号発生装置をイネーブル
   にする手段と、 Ｄ、そのイネーブルにされた試験信号発生装置に、上記
   共通に供給された試験条件データを同時に取り込む手段
   と、 を有することを特徴とする試験条件設定装置。