JPH04114589A - ダイナミックフォーカス回路 - Google Patents
ダイナミックフォーカス回路Info
- Publication number
- JPH04114589A JPH04114589A JP23325190A JP23325190A JPH04114589A JP H04114589 A JPH04114589 A JP H04114589A JP 23325190 A JP23325190 A JP 23325190A JP 23325190 A JP23325190 A JP 23325190A JP H04114589 A JPH04114589 A JP H04114589A
- Authority
- JP
- Japan
- Prior art keywords
- wave
- circuit
- pulse
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＲＴディスプレイのマルチスキャン化に対
応し、走査周波数が変化しても、画像表示領域の全面で
、良好なフォーカス性能を実現するためのダイナミック
フォーカス回路に関する。
応し、走査周波数が変化しても、画像表示領域の全面で
、良好なフォーカス性能を実現するためのダイナミック
フォーカス回路に関する。
従来のダイナミックフォーカス回路は、特開昭６３−２
６０３６５号広報に記載のように、水平同期信号。
６０３６５号広報に記載のように、水平同期信号。
垂直同期信号より二重積分して、パラボラ波を生成し、
これらを加算、増幅し、フリイノくラグトランス内で、
直流電圧に重畳し、ＣＲＴのフォーカス電極に印加して
いた。
これらを加算、増幅し、フリイノくラグトランス内で、
直流電圧に重畳し、ＣＲＴのフォーカス電極に印加して
いた。
従来のダイナミックフォーカス回路は、単一の走査周波
数にのみ対応しており、走査周波数が変化した場合には
、パラボラ波振幅も変化してしまうという問題があった
。
数にのみ対応しており、走査周波数が変化した場合には
、パラボラ波振幅も変化してしまうという問題があった
。
本発明の目的は、走査周波数の変化に対しても、周波数
９位相の一致した、また、パラボラ波振幅が常に一定と
なるダイナミックフォーカス回路を提供することにある
。
９位相の一致した、また、パラボラ波振幅が常に一定と
なるダイナミックフォーカス回路を提供することにある
。
本発明のダイナミックフォーカス回路は、水平周期、垂
直周期の基準となるパルス（例えば水平周期ではブラン
キングパルス、垂直周期ではポンプアップ信号パルス等
）の時間的に早し１方の工・ンジをトリガとして、ワン
ショットマルチノくイブレータで、そのパルス幅を調整
することができる様にし、そのパルス幅を調整する事に
より、位相の変化するエツジをトリガとし、Ｊ 、−Ｋ
フリ・ンプフロップ等で二分周し、方形波とする。また
、一方で、三角波、方形波を同時に発振する電圧制調発
振器（以下ＶＣＯ）、位相比較器、ループフィルタによ
るＰＬＬ回路を持ち、この位相比較器は、■ＣＯの発振
する方形波と前述した、偏向回路の基準となるパルスか
ら生成した方形波とを比較し、周波数２位相を一致させ
る様に、■Ｃ○の発振副脚電圧を制御する。その結果、
■ＣＯから出力される三角波をグランドレベルに対し、
上、下対称となるようにＤＣレベルシフトし、乗！ｉＷ
により、これを自乗し、パラボラ波を得る。これらの手
段により生成した、水平、垂直周期のパラボラ波を加算
、増幅後、フォーカス電極に印加する回路構成とする。
直周期の基準となるパルス（例えば水平周期ではブラン
キングパルス、垂直周期ではポンプアップ信号パルス等
）の時間的に早し１方の工・ンジをトリガとして、ワン
ショットマルチノくイブレータで、そのパルス幅を調整
することができる様にし、そのパルス幅を調整する事に
より、位相の変化するエツジをトリガとし、Ｊ 、−Ｋ
フリ・ンプフロップ等で二分周し、方形波とする。また
、一方で、三角波、方形波を同時に発振する電圧制調発
振器（以下ＶＣＯ）、位相比較器、ループフィルタによ
るＰＬＬ回路を持ち、この位相比較器は、■ＣＯの発振
する方形波と前述した、偏向回路の基準となるパルスか
ら生成した方形波とを比較し、周波数２位相を一致させ
る様に、■Ｃ○の発振副脚電圧を制御する。その結果、
■ＣＯから出力される三角波をグランドレベルに対し、
上、下対称となるようにＤＣレベルシフトし、乗！ｉＷ
により、これを自乗し、パラボラ波を得る。これらの手
段により生成した、水平、垂直周期のパラボラ波を加算
、増幅後、フォーカス電極に印加する回路構成とする。
本発明では、問題点を解決する手段に示した方法をとる
ことにより、走査周波数に、パラボラ波の周波数１位相
が一致し、また、パラボラ波振幅も一定となることによ
り、ディスプレイのマルチスキャン化に対して、常に、
良好なフォーカス性能を実現するダイナミックフォーカ
ス回路となる。
ことにより、走査周波数に、パラボラ波の周波数１位相
が一致し、また、パラボラ波振幅も一定となることによ
り、ディスプレイのマルチスキャン化に対して、常に、
良好なフォーカス性能を実現するダイナミックフォーカ
ス回路となる。
以下、本発明のダイナミックフォーカス回路の実施例に
ついて、図面に基づいて説明する。第１図は、その一実
施例の構成を示すプロ・ンク図である。
ついて、図面に基づいて説明する。第１図は、その一実
施例の構成を示すプロ・ンク図である。
パルス幅調整回路１は、水平ブランキングパルスのパル
ス幅を調整し、この出力はフリップフロップ等の二分周
回路２へ出力する。二分周回路２は、入力パルスを二分
周し、二倍の周期の方形波へ変換する。位相比較器３は
、この方形波とｖＣ０５の出力する方形波とを周波数お
よび位相比較し、差の情報をループフィルタ４へ出力す
る。ループフィルタ４は、この位相比較器３の出力をＤ
Ｃ電圧へ変換し、■Ｃ０５の周波数制御電圧として加え
る。ＶＣＯ５はこの周波数制御電圧に応じた周波数の三
角波と方形波を出力し、三角波はＤＣレベルシフト回路
６へ入力し、方形波は位相比較器３へ入力する。位相比
較器３．ループフィルタ４．ＶＣ○５の三つでフェーズ
・ロックド・ループ（以下ＰＬＬ）を形成しており、ル
ープが収束すれば、ＶＣＯ５の三角波、方形波出力は二
分周回路２から位相比較器３へ出力する方形波と同周波
数、同位相となる。ＶＣＯ５の三角波出力は、ＤＣレベ
ルシフト回路６へ入力し、ＧＮＤレベルに対し、上下対
称な三角波へ変換する。この出力を乗算器７のＸ、Ｙ入
力両方へ入力し、出力としてＸ、Ｙ、すなわち三角波を
自乗し、パラボラ波を得る。
ス幅を調整し、この出力はフリップフロップ等の二分周
回路２へ出力する。二分周回路２は、入力パルスを二分
周し、二倍の周期の方形波へ変換する。位相比較器３は
、この方形波とｖＣ０５の出力する方形波とを周波数お
よび位相比較し、差の情報をループフィルタ４へ出力す
る。ループフィルタ４は、この位相比較器３の出力をＤ
Ｃ電圧へ変換し、■Ｃ０５の周波数制御電圧として加え
る。ＶＣＯ５はこの周波数制御電圧に応じた周波数の三
角波と方形波を出力し、三角波はＤＣレベルシフト回路
６へ入力し、方形波は位相比較器３へ入力する。位相比
較器３．ループフィルタ４．ＶＣ○５の三つでフェーズ
・ロックド・ループ（以下ＰＬＬ）を形成しており、ル
ープが収束すれば、ＶＣＯ５の三角波、方形波出力は二
分周回路２から位相比較器３へ出力する方形波と同周波
数、同位相となる。ＶＣＯ５の三角波出力は、ＤＣレベ
ルシフト回路６へ入力し、ＧＮＤレベルに対し、上下対
称な三角波へ変換する。この出力を乗算器７のＸ、Ｙ入
力両方へ入力し、出力としてＸ、Ｙ、すなわち三角波を
自乗し、パラボラ波を得る。
パルス幅調整回路８は、垂直ポンプアップ電圧のパルス
幅を調整し、この出力はフリップフロップ等の二分周回
路９へ出力する。二分周回路９は入力パルスを二分周し
、二倍の周期の方形波へ変換する。位相比較器１０は、
この方形波とＶＣＯ１２の出力する方形波とを周波数お
よび位相比較し、差の情報をループフィルタ１１へ出力
する。ループフィルタ１１は、この位相比較器１０の出
力をＤＣ電圧へ変換し、ＶＣＯ１２の周波数制御電圧と
して加える。■Ｃ○１２はこの周波数制御電圧に応じた
周波数の三角波と方形波を出力し、三角波はＤＣレベル
シフト回路１３へ入力し、方形波は、位相比較器１０へ
入力する。この位相比較器１０．ループフィルタ１１．
ＶＣＯ１２の三つでＰＬＬを形成しており、ループが収
束すれば、ＶＣＯ１２の三角波、方形波出力は、二分周
回路９から位相比較器１０へ出力する方形波と同周波数
、同位相となる。ＶＣＯ１２の三角波出力は、ＤＣレベ
ルシフト回路１３へ入力しＧＮＤレベルに対し、上、下
対称な三角波へ変換する。この出力を乗算器】４のＸ、
Ｙ入力両方へ入力し、出力としてＸ、Ｙ、すなわち、三
角波を自乗し、パラボラ波を得る。
幅を調整し、この出力はフリップフロップ等の二分周回
路９へ出力する。二分周回路９は入力パルスを二分周し
、二倍の周期の方形波へ変換する。位相比較器１０は、
この方形波とＶＣＯ１２の出力する方形波とを周波数お
よび位相比較し、差の情報をループフィルタ１１へ出力
する。ループフィルタ１１は、この位相比較器１０の出
力をＤＣ電圧へ変換し、ＶＣＯ１２の周波数制御電圧と
して加える。■Ｃ○１２はこの周波数制御電圧に応じた
周波数の三角波と方形波を出力し、三角波はＤＣレベル
シフト回路１３へ入力し、方形波は、位相比較器１０へ
入力する。この位相比較器１０．ループフィルタ１１．
ＶＣＯ１２の三つでＰＬＬを形成しており、ループが収
束すれば、ＶＣＯ１２の三角波、方形波出力は、二分周
回路９から位相比較器１０へ出力する方形波と同周波数
、同位相となる。ＶＣＯ１２の三角波出力は、ＤＣレベ
ルシフト回路１３へ入力しＧＮＤレベルに対し、上、下
対称な三角波へ変換する。この出力を乗算器】４のＸ、
Ｙ入力両方へ入力し、出力としてＸ、Ｙ、すなわち、三
角波を自乗し、パラボラ波を得る。
乗算器７の出力、水平パラボラ波と、乗算器１４の出力
、垂直パラボラ波は、加算回路１５へ入力し、加算した
出力は、出力回路１６へ入力する。出力回路１６は、パ
ラボラ波電圧を所定のレベルに増幅し、この出力は、結
合コンデンサ１７を介して、フライバックトランス１８
で生成する。直流フォーカス電圧に重畳し、ＣＲＴ１９
のフォーカス電極２０へ印加する。
、垂直パラボラ波は、加算回路１５へ入力し、加算した
出力は、出力回路１６へ入力する。出力回路１６は、パ
ラボラ波電圧を所定のレベルに増幅し、この出力は、結
合コンデンサ１７を介して、フライバックトランス１８
で生成する。直流フォーカス電圧に重畳し、ＣＲＴ１９
のフォーカス電極２０へ印加する。
次に、本発明のダイナミックフォーカス回路の動作につ
いて説明する。パルス幅調整回路１に第２図（ａ）に示
す、水平ブランキング信号を入力し、また、パルス幅調
整回路８に第２図（ｂ）に示す垂直ポンプアップ電圧を
入力し、出力として、共に、第２図（ｃ）に示す様な矩
形波を得る。この立ち下がりエツジはパルス幅調整回路
１．８に使用するワンショットマルチバイブレータの時
定数を変えることにより、ずらすことができる。この立
ち下がりエツジを二分周回路２．９で二分周することに
より、第２図（ｄ）に示す様な方形波に変換し、位相比
較器３．ｌＯへ入力する０位相比較器３，１０１ループ
フィルタ４．ＬＬ ＶＣ○５．ＬＨＬＰＬＬを形成して
おり、ループが収束した時のＶＣＯ５゜１２の三角波出
力は、第２図（ｅ）に示す様に、二分周回路２．９の出
力の方形波と、同周波数、同周期となる。この三角波を
ＤＣレベルシフト回路６゜１３へ入力し、第２図（ｆ）
に示す様に、ＧＮＤレベルに対して上、下対称な三角波
とする。この三角波を乗算器７．１４へ入力し、自乗し
て、第２図（ｇ）に示す様な、パラボラ波を得る。この
後、こうして得られた、水平、垂直パラボラ波を加算。
いて説明する。パルス幅調整回路１に第２図（ａ）に示
す、水平ブランキング信号を入力し、また、パルス幅調
整回路８に第２図（ｂ）に示す垂直ポンプアップ電圧を
入力し、出力として、共に、第２図（ｃ）に示す様な矩
形波を得る。この立ち下がりエツジはパルス幅調整回路
１．８に使用するワンショットマルチバイブレータの時
定数を変えることにより、ずらすことができる。この立
ち下がりエツジを二分周回路２．９で二分周することに
より、第２図（ｄ）に示す様な方形波に変換し、位相比
較器３．ｌＯへ入力する０位相比較器３，１０１ループ
フィルタ４．ＬＬ ＶＣ○５．ＬＨＬＰＬＬを形成して
おり、ループが収束した時のＶＣＯ５゜１２の三角波出
力は、第２図（ｅ）に示す様に、二分周回路２．９の出
力の方形波と、同周波数、同周期となる。この三角波を
ＤＣレベルシフト回路６゜１３へ入力し、第２図（ｆ）
に示す様に、ＧＮＤレベルに対して上、下対称な三角波
とする。この三角波を乗算器７．１４へ入力し、自乗し
て、第２図（ｇ）に示す様な、パラボラ波を得る。この
後、こうして得られた、水平、垂直パラボラ波を加算。
増幅し、フライバックトランスで生成した直流フォーカ
ス電圧に重畳し、ＣＲＴ１９のフォーカス電極２０へ印
加する。
ス電圧に重畳し、ＣＲＴ１９のフォーカス電極２０へ印
加する。
なお、実施例では、基準パルスとして、水平周期では、
ブランキングパルスで説明したが他にはフライバックパ
ルスを用いても実現できる。また、垂直同期でも同じく
、ポンプアップ電圧の他に、ブランキングパルス、同期
信号を用いても実現できる。
ブランキングパルスで説明したが他にはフライバックパ
ルスを用いても実現できる。また、垂直同期でも同じく
、ポンプアップ電圧の他に、ブランキングパルス、同期
信号を用いても実現できる。
また、パルス幅調整回路１，８でパルス幅を変化させる
事は、パラボラ波の位相を直線的に変える事にあたり、
これを調整することで、表示期間に対しパラボラ波の位
相を一致させることができる。
事は、パラボラ波の位相を直線的に変える事にあたり、
これを調整することで、表示期間に対しパラボラ波の位
相を一致させることができる。
本発明によれば、走査周波数が変化しても、走査周波数
に一致した周波数で、表示期間に対して位相の一致した
。また、常に振幅が一定のパラボラ波を水平周期、垂直
周期共に生成する事ができ、ディスプレイのマルチスキ
ャン化に対して、常に、良好なフォーカス性能を実現す
るダイナミックフォーカス電圧（パラボラ波電圧）を生
成することができる。
に一致した周波数で、表示期間に対して位相の一致した
。また、常に振幅が一定のパラボラ波を水平周期、垂直
周期共に生成する事ができ、ディスプレイのマルチスキ
ャン化に対して、常に、良好なフォーカス性能を実現す
るダイナミックフォーカス電圧（パラボラ波電圧）を生
成することができる。
第１図は、本発明のダイナミックフォーカス回路の一実
施例のブロック図、第２図は、本発明のダイナミックフ
ォーカス回路における、各部の電圧波形図である。 １．８・・・パルス幅調整回路 ２．９・・・二分周回路 ３．ｌＯ・・・位相比較器
４．１１・・・ループフィルタ５，１２・・・■Ｃ○６
．１３・・・ＤＣレベルシフト回路 ７．１４・・・乗算器 １５・・・加算回路１６
・−・出力回路 １７・・・結合コンデンサ１
８・・・フライバックトランス
施例のブロック図、第２図は、本発明のダイナミックフ
ォーカス回路における、各部の電圧波形図である。 １．８・・・パルス幅調整回路 ２．９・・・二分周回路 ３．ｌＯ・・・位相比較器
４．１１・・・ループフィルタ５，１２・・・■Ｃ○６
．１３・・・ＤＣレベルシフト回路 ７．１４・・・乗算器 １５・・・加算回路１６
・−・出力回路 １７・・・結合コンデンサ１
８・・・フライバックトランス
Claims (1)
- １、偏向回路の基準となるパルスの時間的に早い方のエ
ッジをトリガとして、ワンショットマルチバイブレータ
で、前記パルスの幅を調整することができる様にし、前
記パルスの幅を調整する事により、位相の変化するエッ
ジをトリガとし、フリップフリップで二分周し、方形波
とし、また、一方で、三角波、方形波を発振する電圧制
御発振器、位相比較器、ループフィルタによるフェーズ
・ロックド・ループ回路を持ち、前記位相比較器は、前
記電圧制御発振器の発振する方形波と前記偏向回路の基
準となるパルスから生成した方形波とを比較し、周波数
、位相を一致させる様に前記電圧制御発振器の発振制御
電圧を制御し、その結果、前記電圧制御発振器から出力
される三角波を、グランドレベルに対し、上下対称とな
るようＤＣレベルシフトし、乗算器により、これを自乗
し、パラボラ波を得て、これらの手段により生成した水
平、垂直周期のパラボラ波を加算、増幅後、フォーカス
電極に印加することにより、走査周波数が変化しても、
常に前記走査周波数に周波数、位相が一致したパラボラ
波となり、またその振幅も一定となることより、ディス
プレイのマルチスキャン化に対して、常に良好なフォー
カス性能を実現することができるように構成したことを
特徴とするダイナミックフォーカス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23325190A JPH04114589A (ja) | 1990-09-05 | 1990-09-05 | ダイナミックフォーカス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23325190A JPH04114589A (ja) | 1990-09-05 | 1990-09-05 | ダイナミックフォーカス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114589A true JPH04114589A (ja) | 1992-04-15 |
Family
ID=16952146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23325190A Pending JPH04114589A (ja) | 1990-09-05 | 1990-09-05 | ダイナミックフォーカス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114589A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078151A (en) * | 1997-03-27 | 2000-06-20 | Nec Corporation | Simple dynamic focus circuit having saw wave generating circuits |
| US6088015A (en) * | 1996-07-25 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Waveform generator |
| KR100389869B1 (ko) * | 2001-08-14 | 2003-07-04 | 삼성전자주식회사 | 다이내믹 포커스 신호 발생 장치 |
-
1990
- 1990-09-05 JP JP23325190A patent/JPH04114589A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088015A (en) * | 1996-07-25 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Waveform generator |
| US6078151A (en) * | 1997-03-27 | 2000-06-20 | Nec Corporation | Simple dynamic focus circuit having saw wave generating circuits |
| KR100389869B1 (ko) * | 2001-08-14 | 2003-07-04 | 삼성전자주식회사 | 다이내믹 포커스 신호 발생 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694327A (en) | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop | |
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US5029004A (en) | Edge enhancement apparatus useful with liquid crystal displays | |
| JPS59122196A (ja) | テレビジヨンの局部発振器を周波数並びに位相同期する方法と回路 | |
| JPH04114589A (ja) | ダイナミックフォーカス回路 | |
| JPH0677823A (ja) | 周波数シンセサイザ | |
| US6411267B1 (en) | Monitor adjustment by data manipulation | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPH01501591A (ja) | マイクロプロセツサ制御の操作部とスイツチング電源回路部を有するテレビジヨン受信機 | |
| JPS63313195A (ja) | 画像表示装置 | |
| JPS62216588A (ja) | 水平位相シフト回路 | |
| JPH0553434B2 (ja) | ||
| JP2794693B2 (ja) | 水平偏向回路 | |
| BR9101211A (pt) | Varredura horizontal sincronizada a frequencias multiplas horizontais | |
| JP2000175069A (ja) | 歪み補正回路 | |
| JPH0413885Y2 (ja) | ||
| JPH0418306Y2 (ja) | ||
| JP2749044B2 (ja) | 表示システム | |
| JPS5827470A (ja) | ライン同期回路 | |
| JPH09135167A (ja) | 位相同期ループ装置 | |
| JP2536973Y2 (ja) | Ｐｌｌ回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| JPH05161029A (ja) | 水平位相調整回路 | |
| JPH02262718A (ja) | 電圧制御発振器 |