JPH0411729A - Forming method of insulating film for semiconductor element - Google Patents

Forming method of insulating film for semiconductor element

Info

Publication number
JPH0411729A
JPH0411729A JP11481490A JP11481490A JPH0411729A JP H0411729 A JPH0411729 A JP H0411729A JP 11481490 A JP11481490 A JP 11481490A JP 11481490 A JP11481490 A JP 11481490A JP H0411729 A JPH0411729 A JP H0411729A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
gas
target
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11481490A
Other languages
Japanese (ja)
Inventor
Yoshiteru Nitta
新田 佳照
Noritoshi Yamaguchi
文紀 山口
Kiyonari Tanaka
聖也 田中
Kenji Tomita
賢時 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11481490A priority Critical patent/JPH0411729A/en
Publication of JPH0411729A publication Critical patent/JPH0411729A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form an insulating film having an excellent interface level on a semiconductor layer by carrying a substrate into a sputtering chamber, in which a target material is arranged, making ions collide with the target material from a plasma ion source and discharging particles. CONSTITUTION:A target holder 11 holding a target 6 and a substrate holder 12 holding a substrate 1 with a semiconductor layer 3 are installed into a sputtering chamber 10. A plasma ion source 16 separated is mounted to the sputtering clamber 10, and a gas supply pipe 17 supplying a gas is set up to the ion source 16. When an ionized gas, etc., are introduced into a discharge chamber l6a in the ton source 16 from the pipe 17, the gas, etc., are plasma- ionized by the ionization by collisions of thermoelectrons discharged from filaments 16d, and plasma ions are discharged into the sputtering chamber 10 from the section of an accelerating electrode 16b. The ion beams collide with the target 6, constituent atoms or molecules thereof are ejected, and an insulating film is deposited on the layer 3. Accordingly, the insulating film having an excellent interface level can also be formed on the semiconductor layer formed on the substrate having the comparatively low melting point.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子用絶縁膜の形成方法に関し、MOS
デバイスのゲート絶縁膜などとして好適な半導体素子用
絶縁膜の形成方法に関する。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to a method for forming an insulating film for semiconductor elements,
The present invention relates to a method of forming an insulating film for a semiconductor element suitable as a gate insulating film of a device.

(従来の技術およびその問題点) 従来、MOSデバイスのゲート絶縁膜などは、バルク状
シリコンの表面部分を800℃以上に加熱して酸化シリ
コン膜を形成する熱酸化法により一般に形成されている
(Prior Art and its Problems) Conventionally, gate insulating films and the like of MOS devices are generally formed by a thermal oxidation method in which a surface portion of bulk silicon is heated to 800° C. or higher to form a silicon oxide film.

ところが、ガラス基板上などに形成した半導体層上にゲ
ート絶縁膜を形成する場合、ガラス基板の耐熱性などの
点から熱酸化法を用いることはてきない。そこで、従来
は低温で形成できるプラズマCVD法や高周波スパッタ
リンク法でゲート絶縁膜を形成する以外になかった。
However, when forming a gate insulating film on a semiconductor layer formed on a glass substrate or the like, thermal oxidation cannot be used due to the heat resistance of the glass substrate. Therefore, conventionally, there was no choice but to form a gate insulating film using a plasma CVD method or a high frequency sputter link method that can be formed at low temperatures.

プラズマCVD法で形成した酸化シリコン膜などは、熱
酸化法によって形成した膜に比べて密度か60〜90%
程度しかなく、膜がポーラスで且つ製造工程中に使用す
る原料ガスの成分である水素が膜中に多くの残留水素と
して存在する。そのために膜質が構造的に不安定で耐電
圧も低く、さらに内部に多くの固定チャージを持ってお
り、トランジスタを形成した場合、しきい値電圧V 1
 hが大きく変動し、均質なトランジスタを形成するこ
とができないという問題があった。
Silicon oxide films formed by plasma CVD method have a density of 60 to 90% compared to films formed by thermal oxidation method.
The film is porous, and hydrogen, which is a component of the raw material gas used during the manufacturing process, exists in the film as residual hydrogen. For this reason, the film quality is structurally unstable, the withstand voltage is low, and there is also a large amount of fixed charge inside, so when a transistor is formed, the threshold voltage V 1
There was a problem in that h fluctuated greatly, making it impossible to form a homogeneous transistor.

また、高周波スパッタリング法によると、緻密な酸化シ
リコン膜を形成することは容易であるが、プラズマによ
って加速されたイオンやターゲットから飛び出した原子
などから成る高エネルギー粒子が膜の被着面や膜自体へ
ダメージを与えて界面準位が増大したり、また雰囲気ガ
ス圧、反応性ガス圧、投入電力、プラズマ励起状態など
の成膜パラメータ間に独立性がなく、再現性の点でも問
題があった。
Furthermore, although it is easy to form a dense silicon oxide film using the high-frequency sputtering method, high-energy particles such as ions accelerated by plasma and atoms ejected from the target may cause damage to the film adhesion surface or the film itself. There was also a problem with reproducibility due to the lack of independence among film-forming parameters such as atmospheric gas pressure, reactive gas pressure, input power, and plasma excitation state. .

本発明は、このような従来技術の問題点に鑑みて案出さ
れたものであり、MOSデバイスのしきい値電圧を一定
に制御できるとともに、界面準位の良好な半導体素子を
再現性良く形成できる半導体素子の形成方法を提供する
ことを目的とするものである。
The present invention was devised in view of the problems of the conventional technology, and it is possible to control the threshold voltage of a MOS device to a constant level, and to form a semiconductor element with good interface states with good reproducibility. The purpose of the present invention is to provide a method for forming a semiconductor element that can be manufactured using the following methods.

(問題点を解決するための手段) 本発明によれば、半導体基板もしくは半導体層を有する
基板を、ターゲット材が配置されたスパッタ室内に搬入
し、該ターゲット材にスパッタ室とは分離されたプラズ
マイオン源からスパッタ室内のターゲット材にイオンを
衝突させて粒子を放出させることにより、ターゲット材
の構成原子もしくは分子などから成る絶縁膜を半導体基
板もしくは半導体層上に堆積させる半導体素子用絶縁膜
の形成方法が提供され、そのことにより上記目的か達成
される。
(Means for Solving the Problems) According to the present invention, a semiconductor substrate or a substrate having a semiconductor layer is carried into a sputtering chamber in which a target material is arranged, and the target material is exposed to a plasma separate from the sputtering chamber. Formation of an insulating film for semiconductor devices in which an insulating film made of constituent atoms or molecules of the target material is deposited on a semiconductor substrate or semiconductor layer by colliding ions from an ion source with a target material in a sputtering chamber and releasing particles. A method is provided by which the above objects are achieved.

(実施例) 以下、本発明を添付図面に基つき詳細に説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

本発明に係る半導体素子用絶縁膜の形成方法では、バル
ク状のシリコンなどから成る半導体基板、もしくはガラ
ス基板上などに例えばプラズマCVD法によって形成し
た非晶質もしくは多結晶の半導体層を形成したもの、ま
たはこのような半導体層にレーザビームや電子ビームな
どの高エネルギービームを照射して結晶化したものなど
が用いられる。
In the method for forming an insulating film for a semiconductor element according to the present invention, an amorphous or polycrystalline semiconductor layer is formed by, for example, plasma CVD on a semiconductor substrate made of bulk silicon or a glass substrate. Alternatively, a semiconductor layer crystallized by irradiating such a semiconductor layer with a high energy beam such as a laser beam or an electron beam is used.

説明の便宜上、第1図にスタガー型の薄膜トランジスタ
を一例として示す。ガラスなどから成る絶縁基板1上な
どに、例えばAI、Ti、Ni、Cr、Ta、Mo、W
などから成るソース電極2a、ドレーン電極2bを形成
し、次に、例えはプラズマCVD法によってドナーまた
はアクセプタを含有する非晶質もしくは多結晶の半導体
層3を形成する。この半導体層3に、酸化シリコンまた
は窒化シリコンなどから成るゲート絶縁膜となる絶縁M
4を形成する。なお、ゲート絶縁膜4上には、AI−T
i= Ni−Cr、Ta、Mo−Wなどから成るゲート
電極5が形成されている。
For convenience of explanation, FIG. 1 shows a staggered thin film transistor as an example. For example, AI, Ti, Ni, Cr, Ta, Mo, W, etc. are deposited on an insulating substrate 1 made of glass or the like.
A source electrode 2a and a drain electrode 2b are formed, and then an amorphous or polycrystalline semiconductor layer 3 containing a donor or acceptor is formed, for example, by plasma CVD. This semiconductor layer 3 is provided with an insulating layer M which becomes a gate insulating film made of silicon oxide or silicon nitride.
form 4. Note that on the gate insulating film 4, AI-T
i=A gate electrode 5 made of Ni-Cr, Ta, Mo-W, etc. is formed.

第2図に、前記ゲート絶縁膜4を形成するための装置の
概略を示す、この装置は、スパッタ室10内に、ターゲ
ット6を保持するターゲットホルダー11と半導体層3
を有する基板1を保持する基板ホルダー12とを具備す
る。スパッタ室10には、スパッタ室10内に反応性ガ
スを供給するガス供給管13、ガスを排気するガス排気
管14、およびスパッタ室10内を高真空度にする排気
管15がそれぞれ設けられている。tた、スパッタ室1
0には、スパッタ室10とは分離されたイオン源13が
設けられており、このイオン源13にはガスを供給する
ガス供給管14が設けられている。
FIG. 2 schematically shows an apparatus for forming the gate insulating film 4. This apparatus includes a target holder 11 holding a target 6 and a semiconductor layer 3 in a sputtering chamber 10.
and a substrate holder 12 that holds the substrate 1 having a structure. The sputtering chamber 10 is provided with a gas supply pipe 13 for supplying a reactive gas into the sputtering chamber 10, a gas exhaust pipe 14 for exhausting the gas, and an exhaust pipe 15 for maintaining a high degree of vacuum in the sputtering chamber 10. There is. t, sputtering chamber 1
0 is provided with an ion source 13 separated from the sputtering chamber 10, and this ion source 13 is provided with a gas supply pipe 14 for supplying gas.

ターゲット6としては、酸化シリコン膜を形成する場合
、バルク状シリコンまたはバルク状酸化シリコンが用い
られ、窒化シリコン膜を形成する場合、バルク状シリコ
ンまたはバルク状窒化シリコンが用いられる。
As the target 6, bulk silicon or bulk silicon oxide is used when forming a silicon oxide film, and bulk silicon or bulk silicon nitride is used when forming a silicon nitride film.

また、酸化シリコン膜を形成する場合は〜スパッタ室1
0内を10−1〜10−’To r r程度に減圧して
、スパッタ室10内が10−’ 〜10−″’Torr
となるように02ガス、N2ガスなどの反応性ガス(ア
シストガス)を導入して行う。このアシストガスは、基
板上に被着した絶縁膜を改質するために供給する。
In addition, when forming a silicon oxide film, ~ sputtering chamber 1
The pressure inside the sputtering chamber 10 is reduced to about 10-1 to 10-' Torr, and the pressure inside the sputtering chamber 10 is reduced to about 10-' to 10-'' Torr.
A reactive gas (assist gas) such as 02 gas or N2 gas is introduced to achieve the following. This assist gas is supplied to modify the insulating film deposited on the substrate.

第3図は、第2図に示す装置のイオン源16部分を示す
断面図である。イオン源16は、プラズマイオンを発生
させる放電室16a、発生したイオンをスパッタ室lO
へ引き出して加速するために少なくとも2枚のグリッド
電極を有する電極系16b、放電室16a内に磁場を形
成するマグネットコイル16c、およびアーク放電を起
こす陽極16dとフィラメント16eとがそれぞれ設け
られている。放電室16a内に、ガス供給管17からイ
オン化するガスなどを導入すると、フィラメント16d
から放出された熱電子の衝突電電によりプラズマイオン
化し、加速電極13b部分からスパッタ室10内にプラ
ズマイオンを放出させる。
FIG. 3 is a sectional view showing the ion source 16 portion of the apparatus shown in FIG. The ion source 16 includes a discharge chamber 16a that generates plasma ions and a sputtering chamber 10 that generates ions.
An electrode system 16b having at least two grid electrodes for drawing out and accelerating the discharge, a magnet coil 16c for forming a magnetic field in the discharge chamber 16a, and an anode 16d and a filament 16e for causing arc discharge are provided. When ionizing gas or the like is introduced into the discharge chamber 16a from the gas supply pipe 17, the filament 16d
Plasma ionization is caused by the collision of thermoelectrons emitted from the accelerating electrode 13b, and plasma ions are emitted into the sputtering chamber 10 from the accelerating electrode 13b.

この場合、加速電極13bへの印加電圧などを制御する
ことによって、イオンビームのイオンエネルギーが制御
される。
In this case, the ion energy of the ion beam is controlled by controlling the voltage applied to the accelerating electrode 13b.

スパッタ用ガスとしては、アルゴンガスが好適に用いら
れ、放電室13内が10−4〜10−’T 。
Argon gas is preferably used as the sputtering gas, and the temperature inside the discharge chamber 13 is 10-4 to 10-'T.

rr程度となるようにアルゴンガスを導入して、イオン
電流が100mA以下でイオンエネルギーが200〜1
500eVとなるような低エネルギーでイオンビームを
引き出す。
Argon gas is introduced so that the ion current is 100 mA or less and the ion energy is 200 to 1.
The ion beam is extracted at a low energy of 500 eV.

このイオンビームがターゲット6に衝突してターゲット
6の構成原子もしくは分子をはじき出し、半導体層3上
に絶縁膜4を堆積する。
This ion beam collides with the target 6 to eject constituent atoms or molecules of the target 6, thereby depositing an insulating film 4 on the semiconductor layer 3.

このような装置では、イオン源16がスパッタ室10と
は、独立していることから、従来の対向電極間にプラズ
マを発生させてスパッタリンクを行う装置に比べて、1
〜2桁高い真空下で絶縁膜4を成膜でき、膜の純度が高
い。イオンビームエネルギー、ビーム量、雰囲気ガス圧
、反応性ガス圧などの成膜パラメータを独立に制御でき
く特にビームエネルギーの制御が重要)、再現性がよい
とともに、低エネルギーで絶縁膜4を形成することかで
き、半導体膜3にダメージを与えることなく絶縁膜4を
形成できる。また、イオン源を複数設けることによって
、絶縁膜4の成膜中にイオン照射を行うこともできる。
In such an apparatus, since the ion source 16 is independent of the sputtering chamber 10, it is possible to reduce
The insulating film 4 can be formed under a vacuum that is ~2 orders of magnitude higher, and the purity of the film is high. Film-forming parameters such as ion beam energy, beam amount, atmospheric gas pressure, and reactive gas pressure can be controlled independently (beam energy control is especially important), and the insulating film 4 can be formed with good reproducibility and low energy. Therefore, the insulating film 4 can be formed without damaging the semiconductor film 3. Further, by providing a plurality of ion sources, ion irradiation can be performed during the formation of the insulating film 4.

(実験例1) 20 m m口のn型不純物を含有するシリコン基板を
スパッタ室とイオン源が分離したチェンバー内に搬入し
て、チェンバー内が2.5X10−sとなるように02
ガスを搬入して基板温度を200°Cに設定し、ターゲ
ットとして9999%のSiO2を用いるとともに、イ
オン発生室内にアルコンガスを導入して5.0X10−
5Torrとし、イオンエネルギーを700eV、イオ
ン電流を5OmAで10分間スパッタリングして半導体
基板上に、膜厚1080人の絶縁膜を形成して、屈折率
、比誘電率、および界面準位(表面電荷密度Q、5/電
気素量q)を調べたところ、屈折率は1491で、比誘
電率は3.57で、Q、、/qは4゜84X10”cm
−2であり、熱酸化膜に近似した膜であることが確認さ
れた。すなわち、熱酸化法で形成した酸化シリコン膜は
、屈折率かl、46程度、比誘電率が3.82程度、Q
、、/qが100cm”’台であるのに対して、プラズ
マCVD法で形成した酸化シリコン膜は、屈折率か1.
5程度、比誘電率が5.01程度、Q、、/qが1.3
4X1012cm−2程度である。
(Experimental Example 1) A 20 mm silicon substrate containing n-type impurities was carried into a chamber in which the sputtering chamber and the ion source were separated, and the space inside the chamber was 2.5 x 10-s.
The gas was brought in, the substrate temperature was set at 200°C, 9999% SiO2 was used as a target, and Arcon gas was introduced into the ion generation chamber to generate a 5.0X10-
An insulating film with a thickness of 1080 nm was formed on the semiconductor substrate by sputtering at 5 Torr, ion energy of 700 eV, and ion current of 5 OmA for 10 minutes. When Q, 5/elementary charge q) was examined, the refractive index was 1491, the relative dielectric constant was 3.57, and Q, , /q was 4°84X10"cm
-2, and it was confirmed that the film was similar to a thermal oxide film. In other words, the silicon oxide film formed by thermal oxidation has a refractive index l of about 46, a dielectric constant of about 3.82, and a Q
, , /q is on the order of 100 cm'', whereas the silicon oxide film formed by plasma CVD has a refractive index of about 1.
5, relative permittivity is about 5.01, Q, , /q is 1.3
It is about 4×1012 cm−2.

なお、第4図にそのC−V特性図を示す、第4図から明
らかなように、フラットバンド電圧がO■近傍にあり、
界面準位の少ないものであることが分かる。
In addition, FIG. 4 shows the C-V characteristic diagram. As is clear from FIG. 4, the flat band voltage is near O■,
It can be seen that there are few interface states.

(実験例2) 実験例1のイオンエネルギーを1000eVにするとと
もに、基板温度を室温とした以外は実験例1と同一の条
件で11分間スパッタリングして半導体基板上に107
0人の膜厚に酸化シリコン膜を形成して、屈折率、比誘
電率、および界面準位(表面電荷密度Q5./電気素量
q)を調べたところ、屈折率は1.491で、比誘電率
は3.98で、Q、、/qは3.48X10”cm−2
であり、実験例1と同様に熱酸化法によって形成した酸
化シリコン膜に近似しf:酸化シリコン膜であることが
確認された。
(Experimental Example 2) Sputtering was performed for 11 minutes under the same conditions as Experimental Example 1 except that the ion energy of Experimental Example 1 was set to 1000 eV and the substrate temperature was set to room temperature.
When a silicon oxide film was formed to a thickness of 0.0 and the refractive index, dielectric constant, and interface state (surface charge density Q5./elementary charge q) were examined, the refractive index was 1.491. The dielectric constant is 3.98, and Q, , /q is 3.48X10”cm-2
It was confirmed that f: a silicon oxide film, which approximates the silicon oxide film formed by the thermal oxidation method as in Experimental Example 1.

第5図に、そのC−V特性図を示す。第5図がら明らか
なように、フラットハンド電圧かOV近傍にあり、界面
準位の少ないものであることが分かる。
FIG. 5 shows its CV characteristic diagram. As is clear from FIG. 5, the flat hand voltage is near OV, indicating that there are few interface states.

(発明の効果) 以上のように、本発明に係る半導体素子用絶縁膜の形成
方法によれは、半導体基板もしくは半導体層を有する基
板を、ターゲット材が配置されたスパッタ室内に搬入し
、該ターゲット材にスパッタ室とは分離されたプラズマ
イオン源がらスパッタ室内のターゲット材にイオンを衝
突させて粒子を放出させることにより、ターゲット材の
構成原子などから成る絶縁膜を半導体基板もしくは半導
体層上に堆積させることから、界面準位が良好な絶縁膜
を例えばガラス基板などのように比較的低融点の基板上
に形成する半導体層上でも形成することができ、半導体
産業の画期的な飛躍をもたらすことができる。
(Effects of the Invention) As described above, according to the method for forming an insulating film for a semiconductor element according to the present invention, a semiconductor substrate or a substrate having a semiconductor layer is carried into a sputtering chamber in which a target material is arranged, and the target material is An insulating film made of constituent atoms of the target material is deposited on a semiconductor substrate or semiconductor layer by bombarding the target material in the sputtering chamber with ions from a plasma ion source that is separated from the sputtering chamber and releasing particles. As a result, insulating films with good interface states can be formed even on semiconductor layers formed on substrates with relatively low melting points, such as glass substrates, leading to a breakthrough in the semiconductor industry. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は半導体素子を示す断面図、第2図は本発明に係
る半導体素子用絶縁膜の形成方法を説明するための装置
を示す概略構成図、第3図は装置のイオン源部分を示す
拡大図、第4図および第5図は本発明に係る方法により
形成した絶縁膜のC−■特性を示す図である。 1:基板      4:絶縁膜 6:ターゲット  10ニスバッタ室 16:プラズマイオン源
FIG. 1 is a cross-sectional view showing a semiconductor element, FIG. 2 is a schematic configuration diagram showing an apparatus for explaining the method of forming an insulating film for a semiconductor element according to the present invention, and FIG. 3 is an ion source portion of the apparatus. The enlarged views, FIGS. 4 and 5, are diagrams showing the C-■ characteristics of the insulating film formed by the method according to the present invention. 1: Substrate 4: Insulating film 6: Target 10 Varnish batter chamber 16: Plasma ion source

Claims (1)

【特許請求の範囲】[Claims]  半導体基板もしくは半導体層を有する基板を、ターゲ
ット材が配置されたスパッタ室内に搬入し、該ターゲッ
ト材にスパッタ室とは分離されたプラズマイオン源から
スパッタ室内のターゲット材にイオンを衝突させて粒子
を放出させることにより、ターゲット材の構成原子もし
くは分子などから成る絶縁膜を半導体基板もしくは半導
体層上に堆積させる半導体素子用絶縁膜の形成方法。
A semiconductor substrate or a substrate having a semiconductor layer is carried into a sputtering chamber where a target material is placed, and particles are generated by bombarding the target material with ions from a plasma ion source separated from the sputtering chamber. A method for forming an insulating film for a semiconductor device, in which an insulating film made of constituent atoms or molecules of a target material is deposited on a semiconductor substrate or a semiconductor layer by emitting it.
JP11481490A 1990-04-28 1990-04-28 Forming method of insulating film for semiconductor element Pending JPH0411729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11481490A JPH0411729A (en) 1990-04-28 1990-04-28 Forming method of insulating film for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11481490A JPH0411729A (en) 1990-04-28 1990-04-28 Forming method of insulating film for semiconductor element

Publications (1)

Publication Number Publication Date
JPH0411729A true JPH0411729A (en) 1992-01-16

Family

ID=14647353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11481490A Pending JPH0411729A (en) 1990-04-28 1990-04-28 Forming method of insulating film for semiconductor element

Country Status (1)

Country Link
JP (1) JPH0411729A (en)

Similar Documents

Publication Publication Date Title
US5376223A (en) Plasma etch process
KR100372385B1 (en) Thin film fabrication method and thin film fabrication apparatus
US3904505A (en) Apparatus for film deposition
KR102258752B1 (en) Deposition of Silicon Dioxide
JP2000068227A (en) Method for processing surface and device thereof
JP3490483B2 (en) Method for producing PZT thin film
US5952061A (en) Fabrication and method of producing silicon films
JP3503787B2 (en) Thin film formation method
JPH0411729A (en) Forming method of insulating film for semiconductor element
JPS6147645A (en) Formation of thin film
JP3478561B2 (en) Sputter deposition method
JPS6372875A (en) sputtering equipment
JP4032504B2 (en) Sputtering equipment
JP3664472B2 (en) Coating processing method and aperture plate
JPH09279336A (en) Thin film formation method
JPH0582467B2 (en)
JP2777657B2 (en) Plasma deposition equipment
JPH0585633B2 (en)
JP3223740B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JPH048506B2 (en)
JPH06291063A (en) Surface treatment equipment
JPH04285154A (en) Formation of carbon thin film
JP3174313B2 (en) Thin film forming equipment
JP2696987B2 (en) Thin film manufacturing method
JPS616271A (en) Method and device for bias ion plating