JPH04117585A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04117585A JPH04117585A JP2237427A JP23742790A JPH04117585A JP H04117585 A JPH04117585 A JP H04117585A JP 2237427 A JP2237427 A JP 2237427A JP 23742790 A JP23742790 A JP 23742790A JP H04117585 A JPH04117585 A JP H04117585A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- high impedance
- signal
- microcomputer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ（以下マイコンと称す）
に関する。
に関する。
従来のマイコンは、全ての入出力端子をハイインピーダ
ンスにする機能を持たなかった。第７図は従来のハイイ
ンピーダンス機能を持たないマイコンのブロック図であ
る。同図に示すように従来のマイコン３０１は、その内
部にバス・アービトレーション・ユニット３０８、シリ
アル・コントロール・ユニット３０９、タイマー・コン
トロール・ユニット３１０、インタラブド・コントロー
ル・ユニット３１１３、ＤＭＡコントロール・ユニット
３１２等のＣＰＵ以外の周辺ペリフェラルが入っている
。これらのペリフェラルの入出力端子は、バス・インタ
ーフェース・ユニットＢＩＵを通っていないため、マイ
コンにホールドをかけたときもハイインピータンス状態
にはならない。
ンスにする機能を持たなかった。第７図は従来のハイイ
ンピーダンス機能を持たないマイコンのブロック図であ
る。同図に示すように従来のマイコン３０１は、その内
部にバス・アービトレーション・ユニット３０８、シリ
アル・コントロール・ユニット３０９、タイマー・コン
トロール・ユニット３１０、インタラブド・コントロー
ル・ユニット３１１３、ＤＭＡコントロール・ユニット
３１２等のＣＰＵ以外の周辺ペリフェラルが入っている
。これらのペリフェラルの入出力端子は、バス・インタ
ーフェース・ユニットＢＩＵを通っていないため、マイ
コンにホールドをかけたときもハイインピータンス状態
にはならない。
このため、このような従来のマイコンをワイヤードＯＲ
で複数接続したようなシステムを作る際には、ホールド
時にハイインピータンス状態にならない端子に対しては
、システムバスとの間にバッファを追加して、システム
バスから切り放せるようにしなければならなかった。
で複数接続したようなシステムを作る際には、ホールド
時にハイインピータンス状態にならない端子に対しては
、システムバスとの間にバッファを追加して、システム
バスから切り放せるようにしなければならなかった。
上述した従来のマイコンは、ハイインピーダンス機能を
持たないため一つの系統にバスに２個以上のマイコンを
接続するときは、バスとの間にバッファを入れる必要が
あった。
持たないため一つの系統にバスに２個以上のマイコンを
接続するときは、バスとの間にバッファを入れる必要が
あった。
しかし、最近のマイコンは入出力ビンの多ビン化が進ん
でおり、それにともない、バッファの数も入出力ビンの
数に比例して増えるため、バッファを入れることによる
システム全体の価格の上昇及び実装バッファの増加によ
りプリント基板が大きくなることが問題となっていた。
でおり、それにともない、バッファの数も入出力ビンの
数に比例して増えるため、バッファを入れることによる
システム全体の価格の上昇及び実装バッファの増加によ
りプリント基板が大きくなることが問題となっていた。
本発明の目的は、２個以上のマイコンを接続する場合で
もバッファを追加する必要のないマイクロコンピュータ
を提供することにある。
もバッファを追加する必要のないマイクロコンピュータ
を提供することにある。
本発明のマイクロコンピュータは、複数のペリフェラル
回路と、前記ペリフェラル回路と入出力端子間に設けら
れたバッファ回路と、外部信号に応じて前記バッファ回
路の導通を制御する制御回路とを有することを特徴とす
る。
回路と、前記ペリフェラル回路と入出力端子間に設けら
れたバッファ回路と、外部信号に応じて前記バッファ回
路の導通を制御する制御回路とを有することを特徴とす
る。
次に本発明の実施例について図面を用いて説明する。第
１図は本発明の一実施例を示すブロック図である。ＣＰ
Ｕブロック１０２と内部バス１０３により接続されてい
る内蔵ペリフェラル１０４はバッファ１１０に入力され
ている。ハイインピーダンス制御部１０９はＨ２ＲＱ信
号端子１０６からの要求を受てバッファ１１０を制御し
、外部入出力端子をハイインピーダンス状態とする構成
となっている。
１図は本発明の一実施例を示すブロック図である。ＣＰ
Ｕブロック１０２と内部バス１０３により接続されてい
る内蔵ペリフェラル１０４はバッファ１１０に入力され
ている。ハイインピーダンス制御部１０９はＨ２ＲＱ信
号端子１０６からの要求を受てバッファ１１０を制御し
、外部入出力端子をハイインピーダンス状態とする構成
となっている。
まず、通常マイコンが動作しているとき、バッファ１１
０はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。
０はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。
この状態からマイコンをシステムバスから切り放す場合
、第２図に示すように、まずハイインピーダンス制御部
１０９に対してＨ２ＲＱ信号１゜６を入力する。すると
ハイインピーダンス制御部１０９はバッファ１１０及び
ＢＩＵｌｌｌに対してＲＱ信号を出力し、バッファ１１
０及びＢＩＵｌｌｌをオフ状態にして入出力端子をハイ
インピーダンス状態にする。それと同時にバッファ１１
０及びＢＩＵＩＩＩからのアクノリッジＡＫ信号により
Ｈ２ＡＫ信号１０７をアクティブにしてマイコンの入出
力端子がハイインピーダンス状態になったことを示す。
、第２図に示すように、まずハイインピーダンス制御部
１０９に対してＨ２ＲＱ信号１゜６を入力する。すると
ハイインピーダンス制御部１０９はバッファ１１０及び
ＢＩＵｌｌｌに対してＲＱ信号を出力し、バッファ１１
０及びＢＩＵｌｌｌをオフ状態にして入出力端子をハイ
インピーダンス状態にする。それと同時にバッファ１１
０及びＢＩＵＩＩＩからのアクノリッジＡＫ信号により
Ｈ２ＡＫ信号１０７をアクティブにしてマイコンの入出
力端子がハイインピーダンス状態になったことを示す。
逆にハイインピーダンス状態を解除するときは、第３図
に示すように、ＨｚＲＱ信号１０６をインアクティブに
することによって、ハイインピーダンス制御部１０９は
ＲＱ信号をオフにして、バッファ１１０及びＢＡＵＩ
１１をオン状態にし、それと同時にバッファ１１０及び
ＢＡＵＩｌｌからのＡＫ信号によりＨ２ＡＫ信号１０９
をインアクティブにして、ハイインピーダンス状態を解
除する。
に示すように、ＨｚＲＱ信号１０６をインアクティブに
することによって、ハイインピーダンス制御部１０９は
ＲＱ信号をオフにして、バッファ１１０及びＢＡＵＩ
１１をオン状態にし、それと同時にバッファ１１０及び
ＢＡＵＩｌｌからのＡＫ信号によりＨ２ＡＫ信号１０９
をインアクティブにして、ハイインピーダンス状態を解
除する。
なお本実施例ではタイミングチャートからもわかる通り
、ＢＩＵＩＩＩからのＡＫ信号（すなわちＨＬＤＡＫ信
号）が有効になってからバッファ１１０をオフにするよ
うになっている。これによりＢＩＵＩＩＩのバス調停に
よるハイインピーダンス制御が可能となる。
、ＢＩＵＩＩＩからのＡＫ信号（すなわちＨＬＤＡＫ信
号）が有効になってからバッファ１１０をオフにするよ
うになっている。これによりＢＩＵＩＩＩのバス調停に
よるハイインピーダンス制御が可能となる。
次に本発明の第２の実施例について図面を用いて説明す
る。第４図は本実施例を示すブロック図である０本実施
例では、ハイインピーダンス制御部を簡素化するため、
ＢＩＵ２１１からのハイインピーダンス制御は行なわず
、Ｈ２ＲＱ２０６が有効になるとバッファ２１０がオフ
となるようにしている。
る。第４図は本実施例を示すブロック図である０本実施
例では、ハイインピーダンス制御部を簡素化するため、
ＢＩＵ２１１からのハイインピーダンス制御は行なわず
、Ｈ２ＲＱ２０６が有効になるとバッファ２１０がオフ
となるようにしている。
まず、通常マイコンが動作しているとき、バッファ２１
０はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。
０はオン状態となっており、マイコン内部のバスと外部
バスとはつながった状態になっている。
この状態からマイコンをシステムバスから切り放す場合
、第５図に示すように、まずハイインピーダンス制御部
２０９に対してＨＺ ＲＱ信号２０６を入力する。する
とハイインピーダンス制御部２０９はバッファ２１０及
びＢＩｔＪ２１１に対してＲＱ信号を出力し、バッファ
２１０及びＢＩＵ２１１をオフ状態にして、入出力端子
をハイインピーダンス状態にする。それと同時にバッフ
ァ２１０及びＢＩＵ２１１からのＡＫ信号によりＨ２Ａ
Ｋ信号２０７をアクデイプにして、マイコンの入力端子
がハイインピーダンス状態になったことを示す。
、第５図に示すように、まずハイインピーダンス制御部
２０９に対してＨＺ ＲＱ信号２０６を入力する。する
とハイインピーダンス制御部２０９はバッファ２１０及
びＢＩｔＪ２１１に対してＲＱ信号を出力し、バッファ
２１０及びＢＩＵ２１１をオフ状態にして、入出力端子
をハイインピーダンス状態にする。それと同時にバッフ
ァ２１０及びＢＩＵ２１１からのＡＫ信号によりＨ２Ａ
Ｋ信号２０７をアクデイプにして、マイコンの入力端子
がハイインピーダンス状態になったことを示す。
逆にハイインピーダンス状態を解除するときは、第６図
に示すようにＨ２ＲＱ信号２０６をインアクティブにす
ることによって、ハイインピーダンス制御部２０９はＲ
Ｑ信号をオフにしてバッファ２１０及びＢＡＵ２１１を
オン状態にし、それと同時にバッファ２１０及びＢＡＵ
２１１からのＡＫ信号Ｈ２ＡＫ信号２０９のインアクテ
ィブにしてハイインピーダンス状態を解除する。
に示すようにＨ２ＲＱ信号２０６をインアクティブにす
ることによって、ハイインピーダンス制御部２０９はＲ
Ｑ信号をオフにしてバッファ２１０及びＢＡＵ２１１を
オン状態にし、それと同時にバッファ２１０及びＢＡＵ
２１１からのＡＫ信号Ｈ２ＡＫ信号２０９のインアクテ
ィブにしてハイインピーダンス状態を解除する。
以上説明したように本発明は、マイコンにハイインピー
ダンス機能及びＨ２ＲＱ信号端子、Ｈ２ＲＱ信号端子、
Ｈ２ＱＫ信号端子を有することにより、一つの系統のバ
スに二個以上のマイコンを接続するときでも、バスとの
間にバッファを入れる必要はなく、バッファの追加によ
るシステム全体を価格上昇の問題やプリント基板が大き
くなるといった問題を防ぐことができるという効果があ
る。
ダンス機能及びＨ２ＲＱ信号端子、Ｈ２ＲＱ信号端子、
Ｈ２ＱＫ信号端子を有することにより、一つの系統のバ
スに二個以上のマイコンを接続するときでも、バスとの
間にバッファを入れる必要はなく、バッファの追加によ
るシステム全体を価格上昇の問題やプリント基板が大き
くなるといった問題を防ぐことができるという効果があ
る。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図はそれぞれ第１図の動作を示す波形図、第４図
は本発明の他の実施例を示すブロック図、第５図及び第
６図はそれぞれ第４図の動作を示す波形図、第７図は従
来例を示すブロック図である。 １０１．２０１・・・マイコン、１０２，２０２・・・
マイコン内部ＣＰＵブロック、１０３．２０３・・・マ
イコン内部バス、１０４，２０４・・・マイコン内蔵ペ
リフェラル、１０５，２０５・・・ＨＬＤＲＱ信号端子
、１０６，２０６・・・Ｈ２ＲＱ信号端子、１０７．２
０７・・・Ｈ２ＡＫ信号端子、１０８゜２０８・・・Ｈ
ｚＤＡＫ信号端子、１０９，２０９・・・Ｈｉ−Ｚ制御
部、１１０．２１０・・・ＢＵＦＦＥＲｌｌｌｌ、２１
１・・・ＢＩＵ、１１２，２１２・・・内蔵ペリフェラ
ル入出力端子、１１３，２１３・・マイコン外部のシス
テムバス。
び第３図はそれぞれ第１図の動作を示す波形図、第４図
は本発明の他の実施例を示すブロック図、第５図及び第
６図はそれぞれ第４図の動作を示す波形図、第７図は従
来例を示すブロック図である。 １０１．２０１・・・マイコン、１０２，２０２・・・
マイコン内部ＣＰＵブロック、１０３．２０３・・・マ
イコン内部バス、１０４，２０４・・・マイコン内蔵ペ
リフェラル、１０５，２０５・・・ＨＬＤＲＱ信号端子
、１０６，２０６・・・Ｈ２ＲＱ信号端子、１０７．２
０７・・・Ｈ２ＡＫ信号端子、１０８゜２０８・・・Ｈ
ｚＤＡＫ信号端子、１０９，２０９・・・Ｈｉ−Ｚ制御
部、１１０．２１０・・・ＢＵＦＦＥＲｌｌｌｌ、２１
１・・・ＢＩＵ、１１２，２１２・・・内蔵ペリフェラ
ル入出力端子、１１３，２１３・・マイコン外部のシス
テムバス。
Claims (1)
- 複数のペリフェラル回路と、前記ペリフェラル回路と入
出力端子間に設けられたバッファ回路と、外部信号に応
じて前記バッファ回路の導通を制御する制御回路とを有
することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237427A JPH04117585A (ja) | 1990-09-07 | 1990-09-07 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237427A JPH04117585A (ja) | 1990-09-07 | 1990-09-07 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04117585A true JPH04117585A (ja) | 1992-04-17 |
Family
ID=17015197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2237427A Pending JPH04117585A (ja) | 1990-09-07 | 1990-09-07 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04117585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9606852B2 (en) | 2014-01-09 | 2017-03-28 | Casio Computer Co., Ltd. | Microcontroller and method for controlling peripheral circuits |
-
1990
- 1990-09-07 JP JP2237427A patent/JPH04117585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9606852B2 (en) | 2014-01-09 | 2017-03-28 | Casio Computer Co., Ltd. | Microcontroller and method for controlling peripheral circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5632020A (en) | System for docking a portable computer to a host computer without suspending processor operation by a docking agent driving the bus inactive during docking | |
| US8762616B2 (en) | Bus system and bridge circuit connecting bus system and connection apparatus | |
| JPH03160545A (ja) | インタフェース回路 | |
| EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
| WO2001006363A1 (en) | A method for improving interrupt response time | |
| JPH04117585A (ja) | マイクロコンピュータ | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| US6940311B2 (en) | Data transmission system | |
| US6789150B1 (en) | Integrated circuit having arbitrated switching between busses | |
| JPH05151143A (ja) | Ｄｍａコントローラ内蔵コンピユータの割り込み処理方式 | |
| JPH07104795B2 (ja) | エラ−検出方式 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPS62168258A (ja) | Ｃｐｕ切換回路 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JP3210939B2 (ja) | Ｐｉｏシミュレーションメモリ付プロセス制御装置 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPH01137355A (ja) | １チップマイクロプロセッサの出力回路 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH03182954A (ja) | データ処理装置 | |
| JPH05173949A (ja) | マイクロプロセッサ装置 |