JPH0411759A - 半導体装置用リードフレームの製造方法 - Google Patents

半導体装置用リードフレームの製造方法

Info

Publication number
JPH0411759A
JPH0411759A JP2114777A JP11477790A JPH0411759A JP H0411759 A JPH0411759 A JP H0411759A JP 2114777 A JP2114777 A JP 2114777A JP 11477790 A JP11477790 A JP 11477790A JP H0411759 A JPH0411759 A JP H0411759A
Authority
JP
Japan
Prior art keywords
lead frame
lead
die
semiconductor device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2114777A
Other languages
English (en)
Inventor
Hideyuki Ichiyama
一山　秀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2114777A priority Critical patent/JPH0411759A/ja
Publication of JPH0411759A publication Critical patent/JPH0411759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体素子もしくは、集積回路を搭載して半
導体装置を組立てるために用いられる半導体装置用リー
ドフレームの製造方法（以下り一部フレームと称する）
に関するものである。
〔従来の技術〕
第２図は従来のリードフレームを示す斜視図、第３図は
第２図のリードフレームに半導体素子もしくは集積回路
を搭載し、結線した状況を示す平面図、第４図は第３図
に示すＡ−Ａにおける断面図、第５図及び第６図は第２
図のリードフレームのアイランド部の沈め加工を示す断
面図で、第５図は加工面を、また第６図は加工後を示す
。
図において、（４）は半導体素子もしくは集積回路を搭
載する為のアイランド部、（５）はアイランド部（４）
上に搭載された半導体素子もしくは集積回路か外部と電
気的導通を取る為のリード部、（７）は接合材、（８）
は電極、（９）は金属細線、　　（１０）はポンチ、（
１１）はタイである。
リードフレームは銅系あるいは鉄系等の金属材を平板上
に圧延し、これを必要なパターンにエツチング、又は金
型等でパンチングすることで製造されている。
次に作用について説明する。第３図に示す様にアイラン
ド部（４）に接合材（７）て半導体素子もしくは集積回
路（６）を固着し、半導体素子もしくは集積回路（６）
上の電極（８）とリード部（５）とを金属細線（９）等
でホンディングし、外部と電気的導通を取っている。ま
た金属細線（９）が半導体素子もしくは集積回路（６）
のエッチ部と接触するのを防止する為、第４図に示すご
とくアイランド部（４）をリード部（５）より低くなる
様に加工している。この加工は第５図及び第６図に示す
様にポンチ（１０）及びダイ（１１）でプレス加工する
ことでアイランド部（４）とリード部（５）に段差をつ
けている。
〔発明か解決しようとするＢ題〕
従来のリードフレームは以上の様に構成されているので
、アイランド部とリード部に段差をつける加工をした場
合加工精度があまり良くなく、アイランド部が傾いたり
する。また、リード部の形状が複雑な場合や曲げる部分
のリート幅が広い場合は曲げられない等の問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、リード部の形状が複雑な場合や曲げる部分の
リード幅が広い場合であってもアイランド部とリード部
に段差を付ける事が出来、かつ高精度を保持できるリー
ドフレームの製造方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るリードフレームはリードフレームに使用
する金属材料を熔融させ、それを鋳型に流し込むことで
製造するものである。
〔作用〕
この発明におけるリードフレームは鋳型により作られる
ので、出来上かりのリード部の平坦度か良好て、かつ、
アイランド部とリート部の段差も設計通り、高精度に出
来る。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、（１）はリードフレームのパターンを鋳抜
く為の上型であり、（２）は上型（１）に対応した堀込
みが施しである下型である。（３）は熔融したリードフ
レーム材料である。
次に作用について説明する。熔融したソートフレーム材
料（３）は上型（１）、下型（２）によって加工され、
第２図の従来例に示すワードフレームのごとき形状に成
形される。よって第３図の従来例に示すごとくアイラン
ド部（４）に接合材（７）て半導体素子もしくは集積回
路（６）を固着し、半導体素子もしくは集積回路（６）
上の電８ｉ（８）とリード部（５）とを金属細線（９）
等でポンディングする。
〔発明の効果〕
以上の様に、この発明によれば上型及び下型より成る鋳
型にリードフレーム材料を流し込んでリードフレームを
製作できるので、出来上が７たり−ドフレームが非常に
高精度になる。また予め上記鋳型に堀込みを作っておく
為、ダイスパッドの沈め加工が不要であり、加工に伴う
変形や歪等を考慮に入れなくてもよい等の効果かある。
【図面の簡単な説明】
第１図はこの発明の一実施例にょろリードフレームの製
造方法を示す断面側面図、第２図は従来の製造方法によ
り作成されたリードフレームを示す斜視図、第３図は第
２図のリードフレームに半導体素子もしくは集積回路を
搭載し、結線した状況を示す平面図、第４図は第３図に
示すＡ−Ａにおける断面図、第５図及び第６図は第２図
のリードフレームのアイランド部の沈め加工を示す断面
図で、第５図は加工前、第６図は加工後を示す。図にお
いて、（１）は上型、（２）は下型、（３）はリードフ
レーム材料である。 尚、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子もしくは、集積回路を固着するダイパッド
    部と、半導体素子もしくは集積回路上の各電極と金属細
    線等で接続される複数のリード部を有する半導体装置用
    リードフレームにおいて、該リードフレームを、熔融し
    たフレーム材料を鋳型に流し込んで製作したことを特徴
    とする半導体装置用リードフレームの製造方法。
JP2114777A 1990-04-28 1990-04-28 半導体装置用リードフレームの製造方法 Pending JPH0411759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2114777A JPH0411759A (ja) 1990-04-28 1990-04-28 半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2114777A JPH0411759A (ja) 1990-04-28 1990-04-28 半導体装置用リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH0411759A true JPH0411759A (ja) 1992-01-16

Family

ID=14646427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2114777A Pending JPH0411759A (ja) 1990-04-28 1990-04-28 半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH0411759A (ja)

Similar Documents

Publication Publication Date Title
US4258381A (en) Lead frame for a semiconductor device suitable for mass production
US4137546A (en) Stamped lead frame for semiconductor packages
US4977442A (en) Lead frame and method of producing electronic components using such improved lead frame
JP2951308B1 (ja) リードフレームの製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
KR100257912B1 (ko) 수지 밀봉형 반도체 장치
JPH03296254A (ja) リードフレーム
JPH0411759A (ja) 半導体装置用リードフレームの製造方法
JP5453642B2 (ja) リードフレームの製造方法
JPS61216354A (ja) リ−ドフレ−ムの製造方法
JPH061797B2 (ja) リードフレームの製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JP2684247B2 (ja) リードフレームの製造方法
JP2880048B2 (ja) 半導体パッケージ用ステムの製造方法
JP2754675B2 (ja) 半導体装置用リードフレーム、その製造方法および半導体装置
JPH0766350A (ja) 半導体装置用リードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JPH02210854A (ja) 半導体装置に用いるリードフレームの製造方法
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
JPS62168615A (ja) 半導体装置のダイパツト成形金型
JPS63170949A (ja) 半導体装置
JPS58182858A (ja) リ−ドフレ−ム
JPH0821658B2 (ja) リードフレームの製造方法
JPH05291456A (ja) リードフレームおよびその加工方法
JPH029692A (ja) Ｉｃカード用モジュールの製造方法