JPH04117739A - 周波数分割多重信号分離回路 - Google Patents

周波数分割多重信号分離回路

Info

Publication number
JPH04117739A
JPH04117739A JP23879990A JP23879990A JPH04117739A JP H04117739 A JPH04117739 A JP H04117739A JP 23879990 A JP23879990 A JP 23879990A JP 23879990 A JP23879990 A JP 23879990A JP H04117739 A JPH04117739 A JP H04117739A
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
output
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23879990A
Other languages
English (en)
Other versions
JP2605467B2 (ja
Inventor
Osamu Ichiyoshi
市吉 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2238799A priority Critical patent/JP2605467B2/ja
Publication of JPH04117739A publication Critical patent/JPH04117739A/ja
Application granted granted Critical
Publication of JP2605467B2 publication Critical patent/JP2605467B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信の広汎な分野で用いられている周波数分
割多重信号の周波数分離回路に関する。
〔概要〕
本発明は、周波数分割多重信号を分離する回路において
、 直並列変換回路でのサンプリング周期を短縮できる手段
を設けることにより、 広帯域の信号伝送路をもつ公衆回線網を実現することが
できるようにしだものある。
〔従来の技術〕
周波数分割多重は最も広く用いられている信号多重方式
であり、周波数分離はその基幹技術である。従来例とし
ては第2図に示すトランスマルチプレクサが広く用いら
れている。1は直並列変換回路、2−1〜2−(N−1
)は遅延器、3−0〜3−(N−1)はサブフィルタ、
4はN点の高速フーリエ変換回路である。
受信信号系列(r (n):n=整数)は、2変換形式
で、 R(Z)=Σr(n)Z−″    (l)と表される
。ここで z =  ej2Tf丁              
    〔2〕で定義されるZ変数であり、Tはサンプ
ル周期、すなわちサンプル周波数f0の逆数であり、f
o=1/T          (3)で表される。式
(l)の受信信号系列は、N個のサブ系列R4(Z’)
を用いて R(Z)=Σ Z−”Ri(ZN)   (4)1+0 と表すことができる。ただし、 Ri(Z’)=Σr (m N −L、  i ) Z
−IN(5)である。
このときに、第2図に示す従来のトランスマルチプレク
サの第R出力V(ZIR)は N−1jak。
V(ZNl k)=Σ e  N  He(Z’)Ro
(Z’)(k=0.1.21 、N−1) により与えられる。ここで、He (Z″)は基本LP
F  H(Z)のサブフィルタであり、で定義される。
ここで、 Ht(z’)=I:  h(βN+lZ−” (8)/
I+0 である。
〔発明が解決しようとする課題〕
トランスマルチプレクサの基本は、提案者の文献M、B
ellanger  and  J、L、Dauget
  ”TDM−FDM  transm−ulttip
lexer:Dig+tal Po1yphase a
nd FFT”IEEE t−rans、 vol C
0M−22PP1199−1204.5ept、 19
74に譲り、詳細は省くが、その欠点は、式6に見られ
るように出力がZHの関係であること、すなわちNサン
プルに1回のサンプル値列であることである。すなわち
、出力信号のサンプル周波数は、Δf=fo/N   
      (9)であり、標本化定理によってその周
波数帯域幅はΔfに制限される。例えば公衆回線網では
△fとして4 K)lzが広く用いられている。そのた
めに公衆回線網の伝送路の帯域幅は4 KHzに限られ
、これから大いに期待されるデータ通信網のデータ速度
に対して不利な制約になっている。
本発明はこのような欠点を克服し、チャネル周波数間隔
Δfよりも広帯域の伝送路を提供できる周波数分割多重
信号分離回路を実現することを目的とする。
〔課題を解決するための手段〕
本発明は、サンプル周波数f。で標本化された受信信号
列を受け、この受信信号列をサンプル時刻nでサンプル
する複数N個のサンプラおよびこのN個のサンプラの各
々に1サンプルずつ時間遅延をもたせたサンプルタイミ
ングを供給するサンプルタイミング発生回路を有する直
並列変換回路と、この直並列変換回路の出力する信号の
各々に所定の時間遅延を与えるN個の遅延器と、この遅
延器の各々の出力する信号を受けてNサンプル単位のフ
ィルタ演算を行うN個のサブフィルタと、N並列の信号
を受け、この信号のうちの第に番目(k=0. 1. 
2.  、N−1)で、上記受信信号列の中の周波数f
k(fi= =k ・(fo /N) )を中心とする
周波数位置の信号を選択・濾波し、さらに、零周波数に
周波数移動してベースバンド信号を得る高速フーリエ変
換回路とを備えた周波数分割多重信号分離回路において
、上記サンプラのサンプル時刻nがNを偶数で除した値
であり、上記N個のサブフィルタの出力する信号を受け
てN個の信号を出力することが可能であり、上記受信信
号列をNサンプル毎に区切った第1番目(]=n−mN
、mは整数)に当たる時刻で、自スイッチ手段の第1番
目(]=0. 1. 2.  、  N−1)の出力と
して、l −i  (mocl N)番目の人力信号が
上記高速フーリエ変換回路に出力されるスイッチング手
段を備えたことを特徴とする。
ここで、上記スイッチング手段は、マトリックススイッ
チであっても良い。
〔作用二 直並列変換回路では、N個のサンプラで到来するサンプ
ル周波数f。で標本化された受信信号列を従来例に較べ
て偶数倍のサンプリング動作を行い、f/Nの帯域幅の
チャネルフィルタよりも広い帯域幅を実現し、高速デー
タの伝送を可能にする。
〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。この
実施例の構成を第1図に示す。
この実施例は、第1図に示すように、サンプル周波数f
。で標本化された受信信号列を受け、この受信信号列を
サンプル時刻nでサンプルする複数N個のサンプラ6お
よびこのN個のサンプラ6の各々に1サンプルずつ時間
遅延をもたせたサンプルタイミングを供給するサンプル
タイミング発生回路7を有する直並列変換回路1と、こ
の直並列変換回路1の出力する信号の各々に所定の時間
遅延を与えるN個の遅延器2と、この遅延器2の各々の
出力する信号を受けてNサンプル単位のフィルタ演算を
行うN個のサブフィルタ3と、N並列の信号を受け、こ
の信号のうちの第に番目(k=0. 1. 2.  、
N−1)で、上記受信信号列の中の周波数fk (fk
=k・ (fo /N))を中心とする周波数位置の信
号を選択・濾波し、さらに、零周波数に周波数移動して
ベースバンド信号を得る高速フーリエ変換回路4とを備
え、さらに、本発明の特徴とする手段として、N個のサ
ブフィルタ3の出力する信号を受けてN個の信号を出力
することが可能であり、上記受信信号列をNサンプル毎
に区切った第】番目(i=n−mN、mは整数)に当た
る時刻で、自スイッチの第1番目(l=0. 1. 2
.  、 N−1)の出力として、1− i  (ma
d N)番目の人力信号が高速フーリエ変換回路4に出
力されるマトリックススイッチ5を備える。ここで、サ
ンプラ6のサンプル時刻nがNを偶数で除した値である
次に、この実施例の動作を説明する。
第2番目のフィルタバンクの出力V (Z I R)は
、まず受信信号R(Z)を周波数f、からOHzに周波
数移動した上で(R(Z;−k)と表すことにする。)
LPF  H(Z)を通すことによって得られる。この
周波数変換は式(2)で周波数fをf+fk=f+k 
fo /Nでおきかえる変数変換を行うことによって実
行できる。すなわち右きかえ Z−+Z−e’、”          (l[)その
結果として、 R(Z ;−k) −Ee”;:”  r  (n) 
Z−”  ell)となる。したがって、第R出力V(
Zlk)は、V(Z l k)=H(Z)R(Z 、−
k)z e −J a kh r(n) z −hコ”
kf−亀〕 r (n −1) (l2+ ここで n=mN+1            (l■(i=o
、1.2、  、N−1) とおくと、 上式は V(Z k)=Σ3  Z−[励ドーi1 g (+0 e−J骨k(l H+(Z’)r (mN’−i β) H,(Z’)Ri−、(Z”)    Q4)m サブフィルタ   並タIJイ言号 となり、第1図に示す回路構成になる。
ここで、−本の直列信号R(Z)からN本の並列信号R
,,(Z’ )に直並列変換を行う回路を第3図に示す
。6−0〜6−(N−1)はN個のサンプラ、7はサン
プルパルス発生回路である。
第3図に示す直並列変換回路の動作をN−8の場合につ
いて説明する。第3図の各サンプラにNサンプル中に1
.1千N/2の2個のサンプルパルスい=O11,2、
、N−1)を供給する場合について直並列変換器の動作
を第4図を示す。
第4図でAは受信信号サンプル列、Bはサンプルパルス
のタイミングを示す。*印のタイミングが1千N/2な
るタイミングを示すものとする。このときに、直並列変
換回路1の出力はそれに続く遅延回路2によってタイミ
ングがそろえられ、R8(Z”)、RN72(ZN)(
N=8)になって各サブフィルタ3に入力される。この
ように本発明は従来法がR6(Z’ ) のみ用いてい
たのに対してRN、□(zo)をも用いる2倍すンプリ
ング処理動作を行う。4倍の場合にはR6(Z″)、R
N7.(ZN)、R11/2(Z’ ) 、R3N/4
(ZN) (7)4種ノ97−信号系列を用いればよい
。このように本発明によれば出力信号V!1(Zlk)
のサンプル周波数を容易に2倍、4倍・・・にすること
ができる。したがって、標本化定理に準する信号の帯域
幅は△fよりも大きくてもよく、第5図に示すように△
f=f、/Nよりも広い帯域幅のチャネルフィルタの実
現が可能になる。(B)は2倍、(C)は4倍サンプリ
ングの場合を示す。Cは分かり易いように各チャネルフ
ィルタO11、−1(N−1)の振幅を違えて示してい
るが、実際は全く同様の振幅特性になる。
〔発明の効果〕
本発明は以上説明したように、従来と同じΔf=fS/
Nの信号分離用フィルタバンクでも、各チャネルフィル
タの帯域幅を△fよりも広くすることができる効果があ
る。また、従来よりも広帯域の信号伝送路を有する公衆
回線網の実現を可能にする効果がある。たとえば、4倍
サンプリングを用いれば従来Δf=4KHzに帯域制限
されていた伝送路の帯域幅が一挙に4倍の16KHzと
なり、より高速データの伝送が可能になる。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成図。 第2図は従来例の構成を示すブロック構成図。 第3図は直並列変換回路の構成を示す構成図。 第4図は直並列変換回路と遅延回路の動作を示すタイム
チャート。 第5図は従来および本発明実施例の信号分離用フィルタ
バンクの周波数特性を示す図。 l・・・直並列変換回路(PS)、2・・・遅延器、3
・・・サブフィルタ、4・・・高速フーリエ変換回路(
FFT)、5・・・マトリックススイッチ、6・・・サ
ンプラ、7・・・サンプルタイミング発生回路。

Claims (1)

  1. 【特許請求の範囲】 1、サンプル周波数f_0で標本化された受信信号列を
    受け、この受信信号列をサンプル時刻nでサンプルする
    複数N個のサンプラおよびこのN個のサンプラの各々に
    1サンプルずつ時間遅延をもたせたサンプルタイミング
    を供給するサンプルタイミング発生回路を有する直並列
    変換回路と、この直並列変換回路の出力する信号の各々
    に所定の時間遅延を与えるN個の遅延器と、 この遅延器の各々の出力する信号を受けてNサンプル単
    位のフィルタ演算を行うN個のサブフィルタと、 N並列の信号を受け、この信号のうちの第k番目(k=
    0、1、2、・・・、N−1)で、上記受信信号列の中
    の周波数f_k(f_k=k・(f_0/N))を中心
    とする周波数位置の信号を選択・濾波し、さらに、零周
    波数に周波数移動してベースバンド信号を得る高速フー
    リエ変換回路と を備えた周波数分割多重信号分離回路において、上記サ
    ンプラのサンプル時刻nがNを偶数で除した値であり、 上記N個のサブフィルタの出力する信号を受けてN個の
    信号を出力することが可能であり、上記受信信号列をN
    サンプル毎に区切った第i番目(i=n−mN、mは整
    数)に当たる時刻で、自スイッチ手段の第l番目(l=
    0、1、2、・・・、N−1)の出力として、l−i(
    mod N)番目の入力信号が上記高速フーリエ変換回
    路に出力されるスイッチング手段 を備えたことを特徴とする周波数分割多重信号分離回路
    。 2、上記スイッチング手段は、マトリックススイッチで
    ある請求項1記載の周波数分割多重信号分離回路。
JP2238799A 1990-09-06 1990-09-06 周波数分割多重信号分離回路 Expired - Lifetime JP2605467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2238799A JP2605467B2 (ja) 1990-09-06 1990-09-06 周波数分割多重信号分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2238799A JP2605467B2 (ja) 1990-09-06 1990-09-06 周波数分割多重信号分離回路

Publications (2)

Publication Number Publication Date
JPH04117739A true JPH04117739A (ja) 1992-04-17
JP2605467B2 JP2605467B2 (ja) 1997-04-30

Family

ID=17035463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2238799A Expired - Lifetime JP2605467B2 (ja) 1990-09-06 1990-09-06 周波数分割多重信号分離回路

Country Status (1)

Country Link
JP (1) JP2605467B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200635A (ja) * 1987-02-17 1988-08-18 Nec Corp トランスマルチプレクサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200635A (ja) * 1987-02-17 1988-08-18 Nec Corp トランスマルチプレクサ

Also Published As

Publication number Publication date
JP2605467B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
JP2738385B2 (ja) 可変帯域幅周波数分割多重通信方式
US5831879A (en) Digital transmit filter
JP2001313545A (ja) 広帯域通信用の重複及び加算フィルタ
JPS5821454B2 (ja) Fdm復調装置
US3676598A (en) Frequency division multiplex single-sideband modulation system
WO2008050766A1 (en) Digital signal demultiplexing device and digital signal multiplexing device
US3971922A (en) Circuit arrangement for digitally processing a given number of channel signals
US4107470A (en) Digital SSB-FDM communication system derived from a complex band-pass digital filter bank and by a filter breakdown process
US4953118A (en) Nonrecursive half-band filter
Maruta et al. An improved method for digital SSB-FDM modulation and demodulation
JP3299952B2 (ja) ディジタル信号分波装置、ディジタル信号合波装置、ディジタル信号伝送装置
CN87105897A (zh) 多级发射机天线耦合器
Darak et al. A reconfigurable filter bank for uniform and non-uniform channelization in multi-standard wireless communication receivers
JP2605467B2 (ja) 周波数分割多重信号分離回路
JP2658508B2 (ja) 信号多重回路及び信号分離回路
JP2616187B2 (ja) 周波数分割多重装置
JPS63200635A (ja) トランスマルチプレクサ
JPH01319319A (ja) 可変周波数帯域フィルタ
JPS6154296B2 (ja)
JPS6229939B2 (ja)
JPS6326575B2 (ja)
JPH0481139A (ja) 音声秘話装置
JPS6346619B2 (ja)
JPS6346620B2 (ja)
Gawargy et al. Economic implementation of a high performance FDM system using the sequence discriminator