JPH04119596A - Ｒｏｍ書込み装置 - Google Patents
Ｒｏｍ書込み装置Info
- Publication number
- JPH04119596A JPH04119596A JP2238467A JP23846790A JPH04119596A JP H04119596 A JPH04119596 A JP H04119596A JP 2238467 A JP2238467 A JP 2238467A JP 23846790 A JP23846790 A JP 23846790A JP H04119596 A JPH04119596 A JP H04119596A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- charge
- writing device
- signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、パソコンのプリンタ端子を利用してＲＯＭに
所定データを書込むＲＯＭ書込み装置に関する。
所定データを書込むＲＯＭ書込み装置に関する。
［従来の技術］
パソコンを利用した従来のＲＯＭ書込み装置としては、
拡張ボードを利用したものと、通信ボートに接続して使
用するものとが知られている。
拡張ボードを利用したものと、通信ボートに接続して使
用するものとが知られている。
［発明が解決しようとする課題］
上記拡張ボードを利用した従来のＲＯＭ書込み装置は、
低廉化の可能性は高いが、そのＲＯＭ書込み装置がパソ
コンのバスと直接結合しているので、異機種間では、ボ
ードの物理的サイズ、バス構成の違いによって、汎用的
に使用することができないという問題がある。
低廉化の可能性は高いが、そのＲＯＭ書込み装置がパソ
コンのバスと直接結合しているので、異機種間では、ボ
ードの物理的サイズ、バス構成の違いによって、汎用的
に使用することができないという問題がある。
一方、通信ボートに接続して使用する従来のＲＯＭ書込
み装置は、パソコンの通信ボートが現在ではほぼ規格化
されているので、異機種間でも使用可能である。しかし
、このタイプのＲＯＭ書込み装置は、シリアル通信に対
する処理を行なったり、送られてくるコマンドを解釈し
たり、それを実行したりするために、内部にＣＰＵを持
ち、ＲＯＭ化されたソフトウェアを内蔵している。この
ために、通信ボートに接続して使用する従来のＲＯＭ書
込み装置は、拡張ボードを利用したＲＯＭ書込み装置よ
りも高価であるという問題がある。
み装置は、パソコンの通信ボートが現在ではほぼ規格化
されているので、異機種間でも使用可能である。しかし
、このタイプのＲＯＭ書込み装置は、シリアル通信に対
する処理を行なったり、送られてくるコマンドを解釈し
たり、それを実行したりするために、内部にＣＰＵを持
ち、ＲＯＭ化されたソフトウェアを内蔵している。この
ために、通信ボートに接続して使用する従来のＲＯＭ書
込み装置は、拡張ボードを利用したＲＯＭ書込み装置よ
りも高価であるという問題がある。
本発明は、パソコンの機種が異っても使用することがで
き、しかも安価に構成することができるＲＯＭ書込み装
置を提供することを目的とするものである。
き、しかも安価に構成することができるＲＯＭ書込み装
置を提供することを目的とするものである。
本発明は、電源の電圧を昇圧し、この昇圧された電荷を
蓄電器で蓄積し、パソコンのプリンタ出力端子を介して
パソコンのＣＰＵから制御信号を入力し、この入力した
制御信号に応じて、蓄電器に蓄積された電荷をＲＯＭに
注入し、この注入された電荷がＲＯＭ内のヒユーズを溶
断することによって所定データをＲＯＭに書込むもので
ある。
蓄電器で蓄積し、パソコンのプリンタ出力端子を介して
パソコンのＣＰＵから制御信号を入力し、この入力した
制御信号に応じて、蓄電器に蓄積された電荷をＲＯＭに
注入し、この注入された電荷がＲＯＭ内のヒユーズを溶
断することによって所定データをＲＯＭに書込むもので
ある。
［作用］
本発明は、パソコンのプリンタ出力端子を介してパソコ
ンのＣＰＵから制御信号を入力し、この入力した制御信
号に応じて、蓄電器に蓄積された電荷をＲＯＭに注入し
、この注入された電荷がＲＯＭ内のヒユーズを溶断する
ことによって所定データをＲＯＭに書込むので、パンコ
ンの機種が異ってもＲＯＭ書込み装置を使用することが
でき、しかもそのＲＯＭ書込み装置を安価に構成するこ
とができる。
ンのＣＰＵから制御信号を入力し、この入力した制御信
号に応じて、蓄電器に蓄積された電荷をＲＯＭに注入し
、この注入された電荷がＲＯＭ内のヒユーズを溶断する
ことによって所定データをＲＯＭに書込むので、パンコ
ンの機種が異ってもＲＯＭ書込み装置を使用することが
でき、しかもそのＲＯＭ書込み装置を安価に構成するこ
とができる。
［実施例］
第１図は、本発明ＲＯＭ書込み装置の一実施例を示す回
路図である。
路図である。
この実施例は、ｌワードを４ビツトで構成し、書込むべ
きＲＯＭ４０が１０２４ワードで構成されている場合の
例である。
きＲＯＭ４０が１０２４ワードで構成されている場合の
例である。
また、上記実施例ＲＯＭ書込み装置は、電源３１と、こ
の電源３１の電圧を昇圧する昇圧回路３２と、この昇圧
回路３２が出力する電荷を蓄積する蓄電器Ｃと、書込み
制御手段とを有する。
の電源３１の電圧を昇圧する昇圧回路３２と、この昇圧
回路３２が出力する電荷を蓄積する蓄電器Ｃと、書込み
制御手段とを有する。
昇圧回路３２は、ＲＯＭ４０の内部に生成されているヒ
ユーズ（図示せず）を溶断できるように、その出力電圧
値が適切に設定されている。
ユーズ（図示せず）を溶断できるように、その出力電圧
値が適切に設定されている。
蓄電器Ｃは、上記ヒユーズを切断する電荷を蓄えるもの
であり、蓄電器Ｃの容量に応じて、ヒユーズを溶断する
通電時間が決定される。したがって、ＲＯＭ４０の品種
等に応じて適切な容量値を設定しである。
であり、蓄電器Ｃの容量に応じて、ヒユーズを溶断する
通電時間が決定される。したがって、ＲＯＭ４０の品種
等に応じて適切な容量値を設定しである。
上記書込み制御手段は、パソコン側のプリンタ端子の：
ネクタ５０の信号＆ＩＤＢＯ−ＤＢＳ （プリンタを制
御する場合に呼ばれている信号線）と接続され、コネク
タ５０を介してパソコンのＣＰＵ（図示せず）から制御
信号を入力し、この入力した制御信号に応じて、蓄電器
Ｃに蓄積された電荷をＲＯＭ４０に注入し、この注入さ
れた電荷がＲＯＭ４０内のヒユーズを溶断することによ
って所定データをＲＯＭ４０に書込むように制御する手
段である。この書込み制御手段は、スイッチｓｗｏ、ｓ
ｗｔ、ＳＷ２、ＳＷ３、ＳＷ４、カウンタ３３で構成さ
れている。
ネクタ５０の信号＆ＩＤＢＯ−ＤＢＳ （プリンタを制
御する場合に呼ばれている信号線）と接続され、コネク
タ５０を介してパソコンのＣＰＵ（図示せず）から制御
信号を入力し、この入力した制御信号に応じて、蓄電器
Ｃに蓄積された電荷をＲＯＭ４０に注入し、この注入さ
れた電荷がＲＯＭ４０内のヒユーズを溶断することによ
って所定データをＲＯＭ４０に書込むように制御する手
段である。この書込み制御手段は、スイッチｓｗｏ、ｓ
ｗｔ、ＳＷ２、ＳＷ３、ＳＷ４、カウンタ３３で構成さ
れている。
上記制御信号は、蓄電器Ｃの充放電を制御するチャージ
信号と、ＲＯＭ４０に記憶すべきデータのビー７トＯ１
１，２，３のそれぞれについて、書込むことを指示する
書込信号Ｗ１、Ｗ２、Ｗ３、Ｗ４と、書込みアドレスを
作るカウンタ３３を歩進させるクロック信号と、カウン
タ３３を初期化するリセット信号とで構成されている。
信号と、ＲＯＭ４０に記憶すべきデータのビー７トＯ１
１，２，３のそれぞれについて、書込むことを指示する
書込信号Ｗ１、Ｗ２、Ｗ３、Ｗ４と、書込みアドレスを
作るカウンタ３３を歩進させるクロック信号と、カウン
タ３３を初期化するリセット信号とで構成されている。
これらの制御ｌ信号は、パソコン内部にロードされたプ
ログラムの制御によって任意の時刻に任意のデジタルレ
ベル（Ｈ／Ｌ）に設定可能である。
ログラムの制御によって任意の時刻に任意のデジタルレ
ベル（Ｈ／Ｌ）に設定可能である。
スイッチＳＷＯは、蓄電器Ｃを昇圧回路３２側と、スイ
ッチＳＷＩ〜ＳＷＡ側に切り換えるスイッチテアリ、パ
ソコン側のプリンタ端子のコネクタ５０からのチャージ
信号によってその切り換えが制御される。なお、スイッ
チＳＷＯ〜ＳＷ４は、デジタル信号のＨ／Ｌレベルによ
って動作する電子スイッチであり、トランジスタ、ＦＥ
Ｔ、フォトＭＯＳリレー等で構成されている。
ッチＳＷＩ〜ＳＷＡ側に切り換えるスイッチテアリ、パ
ソコン側のプリンタ端子のコネクタ５０からのチャージ
信号によってその切り換えが制御される。なお、スイッ
チＳＷＯ〜ＳＷ４は、デジタル信号のＨ／Ｌレベルによ
って動作する電子スイッチであり、トランジスタ、ＦＥ
Ｔ、フォトＭＯＳリレー等で構成されている。
また、第１図においては、ＲＯＭ４０の読み／書き切換
信号や、読出しに関する信号を省略して示しである。
信号や、読出しに関する信号を省略して示しである。
次に１上記実施例の動作について説明する。
まず、電源投入後に電源３１の電圧が昇圧回路３２によ
って充分に上昇され、スイッチＳＷＯを介して蓄電器Ｃ
が充分に充電される。そして、パソコン側のＣＰＵから
、プリンタ端子のコネクタ５０を介してリヤー２ト信号
が出力され、このリセット信号によってカウンタ３３が
リセットされる。このときに、ＲＯＭ４０はアドレス０
が選択される。
って充分に上昇され、スイッチＳＷＯを介して蓄電器Ｃ
が充分に充電される。そして、パソコン側のＣＰＵから
、プリンタ端子のコネクタ５０を介してリヤー２ト信号
が出力され、このリセット信号によってカウンタ３３が
リセットされる。このときに、ＲＯＭ４０はアドレス０
が選択される。
次に、ビー２ト０、ｌ、２．３の順でデータがＲＯＭ４
０に書込まれる。つまり、ビットＯを書込むときには、
パソコン側のＣＰＵがチャージ信号を出力し、スイッチ
ＳＷＯがスイッチＳＷＩ側に切換えられた後に、上記Ｃ
ＰＵが信号線ＤＢＩを介して書込み信号Ｗｌを出力し、
スイッチＳＷ１がオンし、蓄電器Ｃにそれまで充電され
ていた電荷がスイッチ５ＷＯ１ＳＷＩを経由してＲＯＭ
４０のＤＯ端子に注入される。これによってビット０に
ついてのデータがＲＯＭ４０に書込まれる。
０に書込まれる。つまり、ビットＯを書込むときには、
パソコン側のＣＰＵがチャージ信号を出力し、スイッチ
ＳＷＯがスイッチＳＷＩ側に切換えられた後に、上記Ｃ
ＰＵが信号線ＤＢＩを介して書込み信号Ｗｌを出力し、
スイッチＳＷ１がオンし、蓄電器Ｃにそれまで充電され
ていた電荷がスイッチ５ＷＯ１ＳＷＩを経由してＲＯＭ
４０のＤＯ端子に注入される。これによってビット０に
ついてのデータがＲＯＭ４０に書込まれる。
次に、ビット１を書込むときには、ＣＰＵがチャージ信
号を出力した後に、上記ＣＰＵが信号線ＤＢ２を介して
書込み信号Ｗ２を出力し、スイッチＳＷ２がオンし、蓄
電器Ｃの充電電荷がスイッチＳＷＯ，ＳＷ２を経由して
ＲＯＭ４０のＤ１端子に注入される。これによってビッ
ト１についてのデータがＲＯＭ４０に書込まれる。
号を出力した後に、上記ＣＰＵが信号線ＤＢ２を介して
書込み信号Ｗ２を出力し、スイッチＳＷ２がオンし、蓄
電器Ｃの充電電荷がスイッチＳＷＯ，ＳＷ２を経由して
ＲＯＭ４０のＤ１端子に注入される。これによってビッ
ト１についてのデータがＲＯＭ４０に書込まれる。
そして、ビット２を書込むときには、ＣＰＵがチャージ
信号を出力し、ＣＰＵが書込み信号Ｗ３を出力し、充電
電荷がスイッチＳＷＯ，ＳＷ３を経由してＲＯＭ４０の
Ｄ２端子に注入され、ビット２についてのデータがＲＯ
Ｍ４０に書込まれる。ビット３を書込むときには、ＣＰ
Ｕがチャージ信号を出力し、ＣＰＵが書込み信号Ｗ４を
出力し、充電電荷がスイッチＳＷＯ，ＳＷ４を経由して
ＲＯＭ４０のＤ３端子に注入され、ビット３についての
データがＲＯＭ４０に書込まれる。なお、ビット０、ｌ
、２，３のそれぞれについて書込む必要がないならば、
チャージ信号と書込み信号Ｗｌ−Ｗ４とをＣＰＵが出力
しない。
信号を出力し、ＣＰＵが書込み信号Ｗ３を出力し、充電
電荷がスイッチＳＷＯ，ＳＷ３を経由してＲＯＭ４０の
Ｄ２端子に注入され、ビット２についてのデータがＲＯ
Ｍ４０に書込まれる。ビット３を書込むときには、ＣＰ
Ｕがチャージ信号を出力し、ＣＰＵが書込み信号Ｗ４を
出力し、充電電荷がスイッチＳＷＯ，ＳＷ４を経由して
ＲＯＭ４０のＤ３端子に注入され、ビット３についての
データがＲＯＭ４０に書込まれる。なお、ビット０、ｌ
、２，３のそれぞれについて書込む必要がないならば、
チャージ信号と書込み信号Ｗｌ−Ｗ４とをＣＰＵが出力
しない。
このようにして、アドレスＯのデータ書込みが終了する
。そして、クロックを１つ出力し、カウンタ３３が１イ
ンクリメントし、ＲＯＭ４０における次のアドレスを選
択する。そして、ビット０．１．２，３のそれぞれにつ
いて、上記と同様に書込む、また、この動作を、カウン
タ３３がｒ１０２４Ｊをカウントするまで繰り返し、カ
ウンタ３３がｒ１０２４Ｊをカウントしたならば、書込
み動作が全て終了する。
。そして、クロックを１つ出力し、カウンタ３３が１イ
ンクリメントし、ＲＯＭ４０における次のアドレスを選
択する。そして、ビット０．１．２，３のそれぞれにつ
いて、上記と同様に書込む、また、この動作を、カウン
タ３３がｒ１０２４Ｊをカウントするまで繰り返し、カ
ウンタ３３がｒ１０２４Ｊをカウントしたならば、書込
み動作が全て終了する。
上記のように、パソコン側のプリンタ端子のコネクタ５
０を介して、パソコンに上記実施例を接続すると、パソ
コン側のＣＰＵからそのＲＯＭ書込み装置内部を操作す
ることが可能である。このために、上記実施例では、Ｒ
ＯＭ書込み装置をインテリジェント化する必要がなく、
安価に製作することができる。また、異ったメーカ間で
もパソコンのプリンタ端子が共通であるので、パソコン
の機種を変更した場合でも、引続き同じＲＯＭ書込み装
置を使用することができ、したがって上記実施例は、汎
用性、経済性という点で優れている。
０を介して、パソコンに上記実施例を接続すると、パソ
コン側のＣＰＵからそのＲＯＭ書込み装置内部を操作す
ることが可能である。このために、上記実施例では、Ｒ
ＯＭ書込み装置をインテリジェント化する必要がなく、
安価に製作することができる。また、異ったメーカ間で
もパソコンのプリンタ端子が共通であるので、パソコン
の機種を変更した場合でも、引続き同じＲＯＭ書込み装
置を使用することができ、したがって上記実施例は、汎
用性、経済性という点で優れている。
第２図は、上記実施例をより具体的に示す回路図である
。
。
なお、パソコン側のプリンタ端子のコネクタ５１からは
、第２図に示すように、１０本の制御線が出ており、こ
れらの制御線は全てのパソコンに共通の規格である。ま
た、ＲＯＭ４０は、ＲＯＭソケット４１に差し込まれ、
所定データが書込まれる。
、第２図に示すように、１０本の制御線が出ており、こ
れらの制御線は全てのパソコンに共通の規格である。ま
た、ＲＯＭ４０は、ＲＯＭソケット４１に差し込まれ、
所定データが書込まれる。
また、第２図における書込み信号Ｏ０，０１，０２，０
３は、第１図における書込み信号Ｗｌ、Ｗ２、Ｗ３、Ｗ
４と同様のものであり、第２図に示すパソコン側のプリ
ンタ端子のコネクタ５１は、第１図におけるコネクタ５
０と同様のものであり、コネクタ５１のビン１．２．３
．４．５．６．７は、それぞれコネクタ５０の信号線Ｄ
ＢＯ５ＤＢ１．ＤＢ２、ＤＢ３、ＤＢ４、ＤＢＳ、ＤＢ
Ｓに対応している。
３は、第１図における書込み信号Ｗｌ、Ｗ２、Ｗ３、Ｗ
４と同様のものであり、第２図に示すパソコン側のプリ
ンタ端子のコネクタ５１は、第１図におけるコネクタ５
０と同様のものであり、コネクタ５１のビン１．２．３
．４．５．６．７は、それぞれコネクタ５０の信号線Ｄ
ＢＯ５ＤＢ１．ＤＢ２、ＤＢ３、ＤＢ４、ＤＢＳ、ＤＢ
Ｓに対応している。
［発明の効果コ
本発明によれば、パソコンの機種が異ってもＲＯＭ書込
み装置を使用することができ、しかもそのＲＯＭ書込み
装置を安価に構成することができるという効果を奏する
。
み装置を使用することができ、しかもそのＲＯＭ書込み
装置を安価に構成することができるという効果を奏する
。
第１図は、本発明の一実施例を示す回路図である。
第２図は、
上記実施例をより具体化した回路図
である。
３１・・・電源、
３２・・・昇圧回路、
３３・・・カウンタ
４０・・・ＲＯＭ、
５０．５１・・・パソコン側のプリ
フタ、
ンタ端子のコネ
Ｃ・・・蓄電器。
第１図
Claims (1)
- 【特許請求の範囲】 電源と； この電源の電圧を昇圧する昇圧回路と； この昇圧回路が出力する電荷を蓄積する蓄電器と； パソコンのプリンタ出力端子を介して上記パソコンのＣ
ＰＵから制御信号を入力し、この入力した制御信号に応
じて、上記蓄電器に蓄積された電荷をＲＯＭに注入し、
この注入された電荷が上記ＲＯＭ内のヒューズを溶断す
ることによって所定データを上記ＲＯＭに書込む書込み
制御手段と； を有することを特徴とするＲＯＭ書込み装 置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23846790A JPH0799638B2 (ja) | 1990-09-07 | 1990-09-07 | Ｒｏｍ書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23846790A JPH0799638B2 (ja) | 1990-09-07 | 1990-09-07 | Ｒｏｍ書込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119596A true JPH04119596A (ja) | 1992-04-21 |
| JPH0799638B2 JPH0799638B2 (ja) | 1995-10-25 |
Family
ID=17030670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23846790A Expired - Fee Related JPH0799638B2 (ja) | 1990-09-07 | 1990-09-07 | Ｒｏｍ書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799638B2 (ja) |
-
1990
- 1990-09-07 JP JP23846790A patent/JPH0799638B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799638B2 (ja) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606704A (en) | Active power down for PC card I/O applications | |
| EP0677850B1 (en) | Method and apparatus for programming memory devices | |
| JP3881020B2 (ja) | プログラム可能論理回路用のプログラム可能不揮発性両方向スイッチ | |
| US4069475A (en) | MOS Dynamic random access memory having an improved sense and restore circuit | |
| JPH09106681A (ja) | ビットラインの状態確認用トランジスタ回路 | |
| US5564032A (en) | Control apparatus for controlling memory unit capable of selecting an electrically erasable non-volatile memory and loading information stored therein | |
| EP0370493B1 (en) | Electric circuit device with an improved cartridge connection circuit | |
| JP3480721B2 (ja) | 電源オン／オフシーケンス制御装置 | |
| JPH04119596A (ja) | Ｒｏｍ書込み装置 | |
| JPH03254499A (ja) | 半導体記憶装置 | |
| US5153467A (en) | Bootstrap circuit for word line driver in semiconductor memory | |
| JP2003228989A (ja) | メモリアレイにデータビットを書き込むための方法 | |
| EP0915476B1 (en) | Method and circuit for regulating the length of an ATD pulse signal | |
| US5399848A (en) | Portable type semiconductor storage apparatus | |
| EP0704800A3 (en) | Semiconductor memory device including redundant bit line selection signal generating circuit | |
| EP0867885B1 (en) | Memory device with multifunctional terminals | |
| JPH06348376A (ja) | 外部記憶装置 | |
| JPS58197545A (ja) | 自動切換装置 | |
| JP2866418B2 (ja) | メモリカード | |
| JPS6351300B2 (ja) | ||
| JPH04291613A (ja) | 活線挿抜可能な回路ユニット | |
| JPH0830747A (ja) | メモリカード | |
| JPH0697794A (ja) | ブートストラップ回路 | |
| JPS62110391A (ja) | スイツチ装置 | |
| JPS595999B2 (ja) | メモリ保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |