JPH04120609A

JPH04120609A - 速度制御装置

Info

Publication number: JPH04120609A
Application number: JP2242124A
Authority: JP
Inventors: Yasuaki Toyama; 遠山　泰明
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-09-11
Filing date: 1990-09-11
Publication date: 1992-04-21
Anticipated expiration: 2011-08-14
Also published as: JP2523973B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、回転体の速度検出信号の周期計測により得ら
れる速度検出値に基づいて、回転体を駆動する速度制御
装置に関するものである。

従来の技術従来より、回転体のディジタル式速度制御装置は磁気記
録再生装置において多用されている。

第８図は、従来の磁気記録再生装置におけるキャプスタ
ンモータの回転速度制御系の　膜面なブロック図を示し
たものである。

第８図において、モータ１に取り付けられた周波数発電
機２から第９図ａに示すような正弦波信号が出力される
。この信号はモータ１の回転速度に依存した周期を有し
ており、さらにＦＧ信号増幅器３により増幅および波形
整形され、第９図すに示す方形波信号となる。ＦＧ信号
増幅器３の出力は速度誤差検出器１９に入力され、入力
信号の周期がカウンタ４により量子化される。減算器６
では、その量子化されたカウント値から基準値発生器５
より出力される基準周期データが減算され、速度誤差が
出力される。検出された速度誤差はディジタルフィルタ
１４により速度制御領域でのゲイン補償が行われた後に
Ｄ／Ａ変換器１５に出力され、Ｄ／Ａ変換器１５の出力
はモータ駆動回路１６に供給され、回転体の速度制御が
行われる。

発明が解決しようとする課題ところで、上記の構成における各部の伝達関数を含めた
ブロック図を第１０図に示し、これをもとに回転体の速
度制御系における制御限界周波数について説明する。

第１０図において、モータの伝達関数はトルク定数Ｋｔ
　（ｇ−ｃｍ／Ａ）と、慣性モーメントＪ（ｇ−ｃｍ＠
ｓｅｃ＠ｓｅｃ／ｒａｄＬ　およびラプラス演算子Ｓに
より表さる。モータ１の回転速度は一回転あたり２個の
歯数を有する周波数発電機２（第１０図においてはＦＧ
と略称されている。）により速度検出信号に変換され、
入出力サンプラ、カウンタ４および移動平均要素により
入力信号の周期が計測される。

カウンタ４に供給される基準クロックの周波数をＦｃｋ
（Ｈｚ）、サンプリング周期をＴ（ｓｅＣ）とすると、
カウンタ４の伝達関数Ｇｃは次式％式％ただし、２　・　π カウンタ４により量子化された速度検出信号の周期計測
値から基準値が減算され、速度誤差が算出される。算出
された速度誤差は伝達関数Ｇｆを有するディジタルフィ
ルタ１４に入力され速度制御領域でのゲイン補償が行わ
れ、Ｄ／Ａ変換器１５の入力バッファにより構成される
０次ホルダに供給される。

０次ホルダの伝達関数Ｇｈは次式で表される。

Ｔ０次ホルダの出力は、変換ゲインＫｘを宵するＤ／Ａ変
換器１５によりアナログ電圧に変換され、その出力は伝
達コンダクタンスｇｍ　（Ａ／Ｖ）を有するモータ駆動
回路１６に供給され、その出力電流によりモータの速度
制御が行われる。

なお、Ｄ／Ａ変換器１５の変換ゲインＫｘは変換ビット
数をｎｌ　供給電圧をＶｃｃすると、次式％式％上述の各部の伝達関数の中で、位相特性がサンプリング
周期Ｔに依存するのは、カウンタ部とホルダであり、任
意の周波数ｆでの両者の位相特性θＣ９θｈは（１）、
　　（３）式より次のように表されθＣ＝−π・ｆ・Ｔ
　　　　　　　　　　　・・・（５）θｈ＝−π−ｆ−
Ｔ　　　　　　　　　　　　・・・（６）さて、−膜面
に制御系が安定に動作するためには、開ループゲインが
ＯｄＢとなる周波数において４０〜６０度の位相余裕が
必要であるが、その周波数において第１０図に示される
慣性ブロック内の慣性項が支配的となり、この周波数に
おいて９０度の位相遅れが生じる。したがって、この周
波数において６０度の位相余裕を得るための必要条件は
次式で表される。

１　θＣ＋θｈ　１≦−・・・（７）にの条件によりモータを安定に制御可能な制御限界周波数
Ｆｌｆｆは、ＦＧ周波数Ｆｆｇを用いて次式％式％上述のごとく、モータを安定に制御可能な制御限界周波
数は、ＦＧ周波数により規制されてしまう。

このため、速度誤差検出器に速度検出信号を入力する前
に逓倍回路を設け、サンプリング周期Ｔを２分の１にす
ることにより、制御限界周波数をＦＧ周波数の６分の１
まで広げることが可能である。

しかしながら、速度検出信号の一周期の時間が、速度誤
差検出からＤ／Ａ変換器への出力までに要する時間の倍
以上でなければ逓倍法を用いることはできない。すなわ
ち、ＦＧ周波数が比較的高い場合には制御限界周波数は
（８）式で示されるようにＦＧ周波数の１２分の１が理
論上の限界値であった。

本発明は、上記従来の問題点を解決するもので、逓倍法
を用いることができないときにも、安定に速度制御が可
能な速度制御装置を提供することを目的とする。

課題を解決するための手段この目的を達成するために第１の発明の速度制御装置は
、回転体の速度に応じた速度検出信号の周期計測により
前記回転体の各計測区間での平均速度を検出する速度検
出手段と、前記速度検出手段の出力と前記回転体の基準
周期データから平均速度誤差を算出する速度誤差算出手
段と、各計測区間に対する平均速度誤差と、それ以前の
平均速度誤差とから瞬時速度誤差を予測する予測手段と
、前記予測手段の出力に基づいて前記回転体を駆動する
駆動手段とを備えている。

また、第２の発明の速度制御装置は、第１の発明に加え
、前記予測手段の出力を補償する補償手段を設け、駆動
手段は、前記補償手段の出力に基づいて前記回転体を駆
動する構成としている。

作用本発明は上記した構成により、従来例に比べて位相余裕
を大きくとることができ、速度制御領域を拡大すること
ができる速度制御装置を提供できる。

実施例以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は第１の発明の一実施例における速度制御装置の
ブロック図を示したものであり、第８図と同一機能の部
位には同じ符号を用いている。

第１図において、ＦＧ信号増幅器３の出力信号はカウン
タ４に供給され、基準クロックにより量子化される。カ
ウンタ４のカウントデータおよび基準値発生器５の基準
データは減算器６に供給され、カウンタ４のカウントデ
ータから基準値データが減算されて、その演算結果デー
タが第１のメモリ７に供給される。

第１の予測器９には、第１メモリ７および第２メモリ８
のデータが供給され、予測演算が行われた後に、第１の
メモリ７のデータが第２のメモリ８に供給される。

第２の予測器１２には、第４のメモリ１１および第１の
メモリ７のデータが供給され、予測演算が行われた後に
、第３のメモリ１０のデータが第４のメモリ１１に供給
される。

第３の予測器１３には、第２の予測器１２および第１の
予測器９の出力データが供給され、予測演算が行われる
。予測演算結果はディジタルフィルタ１４に供給される
。

なお、速度誤差予測ブロック１７は、第２メモリ８〜第
３の予測器１３により構成されており、ＦＧ信号増幅器
３からの出力信号が制御信号として入力されている。

また、ディジタルフィルタ６にもサンプリング信号とし
てＦＧ信号増幅器３の出力信号が入力されている。

さらに、第３図のフローチャートはマイクロプロセッサ
に搭載するソフトウェアによる実現を想定したものであ
り、第１図の減算器６、速度誤差予測ブロック１７での
演算、およびディジタルフィルタ１４は、マイクロプロ
セッサの有する算術論理演算ユニット（ＡＬＵ）により
容易に実現可能である。

以上のように構成された速度制御装置について、第１図
〜第４図をもとに動作説明を行う。

第４図は、ＦＧ倍信号とモータ１の速度誤差Ｃとの関係
を表したものであり、モータ１の回転速度が遅くなって
きている状態を表している。

ます、第４図すのリーディングエツジが到来すると、第
１のメモリ７の内容は第２メモリ８に転送され、第３の
メモリ１０の内容は第４のメモリ１１に転送される。す
なわち、第２のメモリ８、第４のメモリ１１には常に第
１のメモリ７、第３のメモリ１０に入力された１回前の
データが格納される。これは、第１の予測器９および第
２の予測器１２の予測動作に備えたものである。

つぎに、第１の予測器９において、第１のメモリ７の内
容の３倍のデータから第２のメモリ８の内容が減算され
た後、２で除算される。この演算結果は第３のメモリ１
０に格納される。第２の予測器１２では、第１のメモリ
７の２倍のデータから第４のメモリ１１の内容が減算さ
れる。

最後に第３の予測器１３において、第２の予測器１２の
出力データおよび第１の予測器９の出力データとの加重
平均値が算出され、出力される。

以上の一連の処理について第４図をもとに説明する。

時刻ｔ７において、第４図すのリーディングエツジが到
来し、速度検出器Ｉ９ての処理が終了しているものとす
る。この時点において、第１のメモリ７には時刻ｔ５か
ら時刻ｔ７までの区間におけるモータ１の平均速度に依
存した速度誤差データが格納されている。同様に第２の
メモリ８には、時刻ｔ３から時刻ｔ５までの区間におけ
るモータ１の平均速度に依存した速度誤差データが格納
されている。ここで、時刻ｔ３〜を丁までのモータ１の
速度検出信号の２サイタル間の瞬時速度が直線近似でき
るものきすると、第１のメモリ７に格納されている内容
は時刻ｔＩ１１　　つまり、時刻ｔ５〜ｔ７の中間点で
の瞬時速度誤差ｅ２を表し、第２のメモリ８の内容は時
刻ｔ４．　　つまり時刻Ｔ、　３””　ｊ　’−の中間
点での瞬時速度誤差ｅ、を表すことになる。

したがって、時刻ｔｌでの瞬時速度誤差予測値ＲＯは以
下の式で示される。

すなわち、第１の予測器８からは（９）式で表される瞬
時速度誤差予測値Ｒｅが出力される。ところで、第４の
メモリ１１には時刻ｔ５における瞬時速度誤差予測値Ｒ
４が格納されている。

第２の予測器１２では時刻ｔｓにおける瞬時速度誤差予
測値ＲＩＮ　　時刻ｔ６での瞬時速度誤差ｅ２より以上
の式で表される瞬時速度誤差予測値Ｒ２を出力する。

Ｒ２＝　８２＋　　（ｅ２−Ｒ＋）　　　　　　　　　
　　−・（ｘ　Ｏ）すなわち、（９）式により、前回（
時刻ｔ　ｓ、）算出した瞬時速度誤差予測値Ｒ１が今回
の計算に反映されることになる。

第３の予測器１３では、上述の如く算出された瞬時速度
誤差予測値Ｒ１１および、Ｒ２を加重平均し、最終的な
瞬時速度誤差予測値Ｒを出力する。

以上より、第１の予測器９の伝達関数ＰｒｌをＺ演算子
を用いて表すと、同様に第２の予測器１２の伝達関数Ｐｒ２は、４−３２
−１＋　Ｚ−２Ｐｒ２＝・・・（１２）よって、第３の予測器の伝達関数Ｐｒ３は、（Ｐｒｌ＋Ｐｒ２）Ｐｒ３＝となる。

つまり、（１３）式で示される処理を行うことにより、
第１図の速度誤差予測ブロック１７の処理を行うことが
できる。よって、第１図の速度誤差予測ブロック１７は
簡素化され第２図で示される。

第２図のブロック図での処理を実現するフローチャート
を第３図に示し、処理の説明を行う。

ここで、用いられているカウント値は第１図のカウンタ
４の出力、基準値は第１図の基準値発生器５の出力であ
り、メモリ１〜メモリ４は第２図のメモリ１〜メモリ４
に対応している。

なお、演算の簡素化を図って、（１３）式を変形して（
１４）式の形で実現するものとする。

まず、処理ブランチ３０において、第１図のＦＧ信号増
幅器３の出力信号のリーディングエツジが到来している
かどうかを判断する。このとき到来していれば、処理ブ
ロック３１においてカウント値から基準値が減算され、
その減算結果はメモリ１に転送される。到来し５ていな
ければ処理を終了する。処理ブロック３２ではメモリ１
からメモリ２の内容が減算され、その減算結果はメモリ
４に転送される１、さらに２、処理ブロック３３ではメ
モリ１の内容の３倍のデータがレジスタに転送される。

この処理では、−度メモリ１の内容をレジスタに転送し
、レジスタにメモリＪの内容を２回加算することにより
、乗算命令を用いずにメモリ１の内容の３倍のデータを
レジスタに転送することができる１、処理ブロック３４では、ｌ／ジスタの値にメモリ３の内
容が加算され再びｌ、ジスタに転送される。

処理ブロック３５ではレジスタの値が２回右にシフトさ
れ、再びレジスタに転送される。処理ブロック３６では
レジスタの値にメモリ４の内容が加算され、再びレジス
タに格納される。

処理ブロック３７ではレジスタの値、すなわち、瞬時速
度誤差予測値Ｒを第１図のディジタルフィルタ１４に出
力する。

処理ブロア・り３８では次回の計算に備えてメモリ２の
内容をメモリ３へ、メモリ１の内容をメモＵ　２へ転送
する。

なお、一連の演算処理において乗算命令を用いずに加減
算およびシフト演算により処理を行っているため、処理
時間は非常に短く、むだ時間要素はほとんど生しない。

以上の一連の簡単な算術演算により第１図の速度誤差予
測ブロック１７の処理を実行可能である。

第１１図は、従来例のカウンタ４＋ホルダ、第１の発明
の速度誤差予測プロ１．り１７＋ホルダの位相特性をシ
ミュレーションした結果であり、サンプリング周期Ｔを
１ｍｓとしている。ここで、第１の発明での位相遅れ量
は、従来例の２分の１となっている。

したがって、本実施例によれば、（１４）式で示される
予測演算をソフトウェア演算により実行することにより
、（５）式で示され、ろカウンタ部の位相遅れ量を理論
上ゼロにすることができる。

第１の発明での位相特性は次式で表される。

θＣ＝Ｏ・・・（５）゛よって、（５）”、（８）、（７）式より、モータを安
定に制御可能な制御限界周波数Ｆ１１．はＦＧ周波数Ｆ
ｆｇを用いて次式で表される。

したがって、理論上モータを安定に制御可能な制御限界
周波数を逓倍法を用いずにＦＧの周波数の６分の１まで
延ばすことが可能である。

第５図は第２の発明の一実施例における速度制御装貧の
ブロック図を示したものであり、第１図と同一機能の部
位には同じ符号を用い、説明を省略する。

第５図において、第３のメモリー０には第３の予測器１
３の出力データが入力されている。第２の予澄１慕１９
にはｔａａのメモリ１１セ上ｆ（笛１メモリ７の出力デ
ータが供給され、予測演算が行われた後に、第３のメモ
リ１０の出力データが第４のメモリ１１に入力される。

第３の予測器１３の出力データは、第３のメモリ１０お
よび補償器１８に供給される。補償器１８の出力はディ
ジタルフィルタ１４に入力される。

なお、速度誤差予測ブロック１７は第２メモリ８〜第３
の予測器１３により構成されており、ＦＧ信号増幅器３
からの出力信号が制御信号として入力されている。

また、ディジクルフィルタ１４および補償器１８にもサ
ンプリング信号としてＦＧ信号増幅器３の出力信号が入
力されている。

さらに、第７図のフローチャー、はマイクロプロセッサ
に搭載するソフトウェアによる実現を想定したものであ
り、第５図の減算器６、速度誤差予測ブロック１７での
演算、補償器１８およびディジタルフィルタ１４は、マ
イクロプロセッサの有する算術論理演算ユニット（ＡＬ
Ｕ）により容、巨！７甲田面鉢゛た＊、ヱ以上のように構成された速度制御装置について、第５図
のブロック図、第４図のタイムチャートをもとに動作説
明を行う。

第４図すは第５図のＦＧ信号増幅器３の出力信号波形図
である。まず、第４図すのリーディングエツジが到来す
ると、第１のメモリ７の内容は第２のメモリ８に転送さ
れ、第３のメモリ１０の内容は第４のメモリ１１に転送
される。すなわち、第２のメモリ８．第４のメモリ１１
には常に第１のメモリ７、第３のメモリ１０に入力され
た一回前のデータが格納される。これは、第１の予測器
９および第２の予測器１２の予測動作に備えたものであ
る。

つぎに、第１の予測器９において、第１のメモリ７の内
容の３倍のデータから第２のメモリ８の内容が減算され
た後、２で除算される。この演算結果は第３の予測器１
３に入力される。第２の予測器１２では、第１のメモリ
７の２倍のデータから第４のメモリ１１の内容、すなわ
ち第３のメモＩＪ　１０に入力された１回前のデータが
減算される。

最後に第３の予測器１３において、第２の予測器１２の
出力データおよび第１の予測器９の出力データの加重平
均値が算出され、出力される。

以上の一連の処理の意味を第４図をもとに説明する。時
刻ｔ７において、第４図すのリーディングエツジが到来
し、速度検出器１９での処理が終了しているものとする
。この時点において、第１のメモリ７には時刻ｔ５から
時刻ｔ７までの区間におけるモータ１の平均速度に依存
した速度誤差データが格納されている。同様に第２のメ
モリ８には、時刻ｔ３から時刻ｔ、までの区間における
モータ１の平均速度に依存した速度誤差データが格納さ
れている。

ここで、時刻ｔ３〜ｔ７までのモータ１の速度検出信号
の２サイクル間の瞬時速度誤差が直線近似できるものと
すると、第１メモリ７に格納されている内容は時刻Ｌｓ
ｖ　　つまり、時刻ｔ５〜ｔ７の中間点での瞬時速度誤
差ｅ２を表し、第２のメモリ８の内容は時刻ｔ４、つま
り時刻ｔ３〜ｔ６の中間点での瞬時速度誤差ｅ、を表す
ことになる。したがって、時刻ｔ７での瞬時速度誤差予
測値Ｒ９は（９）式で表される。すなわち、第１の予測
器９からは第１の実施例と同様、（９）式で表される瞬
時速度誤差予測値ＲＩＩが出力される。

ところで、第４のメモリ１１には時刻ｔ６において、第
３の予測器１３から出力された瞬時速度誤差予測値Ｒ１
が格納されている。第２の予測器１２では時刻ｔ６にお
ける瞬時速度誤差予測値Ｒ＋、すなわち第４のメモリ１
１の内容と、時刻ｔ６での瞬時速度誤差ｅ２より（１０
）式で表される瞬時速度誤差予測値Ｒ２を出力する。す
なわち、（１０）式により、前回（時刻ｔｓ）で実際に
第３の予測器１３から出力された瞬時速度誤差予測値Ｒ
＋が今回の計算に反映されることになる。第３の予測器
１３では、上述の如く算出された瞬時速度誤差予測値Ｒ
２および、Ｒ２を加重平均し、最終的な瞬時速度誤差予
測値Ｒを出力する。以上より、第３の予測器１３の伝達
関数Ｐｒ３をＺ演算子を用いて表すと、となる。

つまり、（１５）式を実現する処理を行うことにより、
第５図の速度誤差予測ブロックは簡素化され、第６図で
示される。なお、第６図には補償器１８でのフィルタリ
ングの処理も示されている。

第６図のブロック図での処理を実現するフローチャート
を第７図に示し、処理の説明を行う。

ここで用いられているカウント値は第５図のカウンタ４
の出力、基準値は第５図の基準値発生器５の出力であり
、メモリ１〜メモリ４は第６図のメモリ１〜メモリ４に
対応している。

処理ブランチ７０〜処理ブロツク７７の処理により第５
図の速度誤差予測ブロック１７の処理が実行される。

まず、処理ブランチ７０において、第５図のＦＧ信号増
幅器３の出力信号のリーディングエツジが到来している
かどうかを判断する。このとき到来していれば、処理ブ
ロック７１において、カウント値から基準値が減算され
、その減算結果はメエＵ＋＋Ｗ＊＝菫壷躬１　駒１±１
プ）−φ隻−斗網ＩＪ’加珈え終了する。処理ブロック
７２ではメモリ２の内容がメモリ３に転送される。処理
プロ・ツク７３では、メモリ２の内容の２分の１の値が
レジスタに転送される。さらに、処理ブロック７４では
メモリ１の内容からレジスタの値が減算され、その結果
はメモリ２に転送される。処理ブロック７５ではメモリ
２の内容の７倍の値がレジスタに転送される。

処理ブロック７６では、レジスタの値からメモリ３の内
容が減算され、その結果はレジスタに転送される。処理
ブロック７７では、レジスタの値の４分の１の値がレジ
スタに転送される。

この時点でのレジスタの値が、瞬時速度誤差予測値Ｒを
表している。

以上の処理ブランチ７０〜処理ブロツク７７により、速
度誤差予測ブロック１７での処理が実行される。

次に、処理ブロック７８〜処理ブロツク８０により、第
５図の補償器１８の処理を実現する。

この補償器１８は最も簡単な１次のローパスフィルタに
より構成されており、その伝達関数Ｈｐは次式で示され
る。

Ｈｐ”　　　　　　　　　　　　　　　　・・・（１６
）−ａＺ処理ブロック７８ではレジスタの値にメモリ４の内容が
加算され、その結果はレジスタに転送される。処理ブロ
ック７９ではレジスタの値に予め計算しておいた定数ａ
をかけた後、結果をメモリ４に転送する。処理ブロック
８０ではメモリ４に予め計算しておいた定数（ｂ／ａ）
をかけた後、その値をレジスタに転送する。

ここで、定数ａｌ　　（ｂ　／　ａ　）は処理ブロック
７９〜処理ブロツク８０の処理をシフト演算により実行
可能なように任意の値を選択するものとする。

処理ブロック８１においてレジスタの値は第５図のディ
ジタルフィルター４に出力される。

なお、一連の演算処理において、乗算命令を用いずに加
減算およびシフト演算により処理を行っているため、処
理時間は非常に短く、むだ時間要素はほとんど生じない
。

以上の一連の簡単な算術演算により第５図の速度誤差予
測ブロック１７および補償器１８の処理を実現可能であ
る。

第１２図は、従来例のカウンタ＋ホルダ、第２の発明の
速度誤差予測ブロック１７＋ホルダの位相特性をシミュ
レーションした結果であり、サンプリング周期を１ｍｓ
としている。ここで、第２の発明の位相遅れ量は、従来
例の２分の１となっている。

したがって、本実施例によれば、補償器１８の位相遅れ
量が無視できるものとすると、（１４）式で示される予
測演算をソフトウェア演算により実行することにより、
理論上（５）式で示されるカウンタ部の位相遅れ量をゼ
ロにすることができる。

本発明での位相特性は次式で表される。

θｃ＝０　　　　　　　　　　　　　　　・・・（５）
”よって、（５）”、（８）、（７）式より、モータを
安定に制御可能な制御限界周波数Ｆ１１．はＦＧの周波
数Ｆｆｇを用いて次式で表される。

ｆｇＦ日、＝　　　　　　　　　　　　　　・・・（８）”
したがって、理論上モータを安定に制御可能な制御限界
周波数を、逓倍法を用いずにＦＧの周波数の６分の１ま
で延ばすことが可能である。

上述のごとく本実施例によれば（１５）、（１６）式で
示される予測演算および補償演算をソフトウェアにより
実行することにより、（７）式で示される従来のカウン
タ部の位相遅れ量をゼロにすることができる。

発明の効果以上のように第１の発明は、回転体の速度に応じた速度
検出信号の周期計測により前記回転体の各計測区間での
平均速度を検出する速度検出手段（カウンタ４）と、前
記速度検出手段の出力と前記回転体の基準周期データか
ら平均速度誤差を算出する速度誤差算出手段（基準値発
生器５と減算器６）と、各計測区間に対する平均速度誤
差と、それ以前の平均速度誤差から瞬時速度誤差を予測
する予測手段（速度誤差予測ブロック１７）と、前記予
測手段の出力に基づいて前記回転体を駆動する駆動手段
（モータ駆動回路１６）とを備えており、カウンタ部に
よる位相遅れを取り除くことができるため、従来の２倍
の周波数まで安定性を維持しつつ制御帯域を広げること
が可能である。

さらに、予測演算処理をソフトウェア演算により行って
いるため、ハードウェアの追加が必要なく、その実用効
果は極めて大きい。

また、第２の発明は回転体の速度に応じた速度検出信号
の周期計測により前記回転体の各計測区間での平均速度
を検出する速度検出手段（カウンタ４）と、前記速度検
出手段の出力と前記回転体の基準周期データから平均速
度誤差を算出する速度誤差算出手段（基準値発生器５と
減算器６）と、各計測区間に対する平均速度誤差と、そ
れ以前の平均速度誤差から瞬時速度誤差を予測する予測
手段（速度誤差予測ブロック１７）と、前記予測手段の
出力を補償する補償手段（補償器１８）と、前記補償手
段の出力に基づいて前記回転体を駆動する駆動手段（モ
ータ駆動回路１６）とを備えており、カウンタ部による
位相遅れを取り除くことができるため、従来の２倍の周
波数まで安定性を維持しつつ制御帯域を広げることが可
能である。

さらに、予測演算処理および予測出力の高域ゲイン特性
の補償をソフトウェア演算により行っているため、ハー
ドウェアの追加が必要なく、その実用効果は極めて大き
い。

【図面の簡単な説明】

第１図は第１の発明の一実施例における速度制御装置の
ブロック図、第２図は同実施例の速度誤差予測ブロック
１７のブロック図、第３図は同実施例のフローチャート
、第４図は同実施例、および第２の発明の一実施例の動
作説明のためのタイムチャート、第Ｓ図は第２の発明の
一実施例における速度制御装置のブロック図、第６図は
同実施例の速度誤差予測ブロック１７のブロック図、第
７図は同実施例のフローチャート、第８図は従来例にお
ける速度制御装置のブロック図、第９図は同従来例のタ
イムチャート、第１０図は同従来例の速度制御系の各部
の伝達関数を表すブロック図、第１１図は第１の発明と
従来例との位相特性の比較を示す特性図、第１２図は第
２の発明と従来例との位相特性の比較を示す特性図であ
る。１・・・モータ、　　２・・・周波数発電機、　　１４
川デイジタルフイルタ、　　１５・・・Ｄ／Ａ変換器、
１６・・・モータ駆動回路、　　１７・・・速度誤差予
測ブロック、　　１８・・・補償器、　　１９・・・速
度誤差検出器。代理人の氏名　弁理士　小鍜治　明　はが２名第図区味区

Claims

【特許請求の範囲】

（１）回転体の速度に応じた速度検出信号の周期計測に
より前記回転体の各計測区間での平均速度を検出する速
度検出手段と、前記速度検出手段の出力と前記回転体の基準周期データ
とから平均速度誤差を算出する速度誤差算出手段と、特定の計測区間に対する平均速度誤差と、それ以前の平
均速度誤差とから瞬時速度誤差を予測する予測手段と、前記予測手段の出力に基づいて前記回転体を駆動する駆
動手段とを備えた速度制御装置。
（２）予測手段は連続した３つの各計測区間の平均速度
誤差から瞬時速度誤差を予測する請求項１記載の速度制
御装置。
（３）請求項１記載の速度制御装置に予測手段の出力を
補償する補償手段を設け、駆動手段は前記補償手段の出力に基づいて回転体を駆動
する速度制御装置。
（４）予測手段は連続した２つの各計測区間の平均速度
誤差から瞬時速度誤差を予測する請求項３記載の速度制
御装置。
（５）補償手段はローパスフィルタにより構成した請求
項３記載の速度制御装置。