JPH04120935U - アクテイブマトリクス型液晶表示装置 - Google Patents
アクテイブマトリクス型液晶表示装置Info
- Publication number
- JPH04120935U JPH04120935U JP2550191U JP2550191U JPH04120935U JP H04120935 U JPH04120935 U JP H04120935U JP 2550191 U JP2550191 U JP 2550191U JP 2550191 U JP2550191 U JP 2550191U JP H04120935 U JPH04120935 U JP H04120935U
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel electrode
- substrate
- liquid crystal
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶表示装置の画質
を向上させる。 【構成】 基板1上であって、データ信号線2と画素電
極4との間、又は、走査信号線3と画素電極4との間の
少なくともいずれか一方に、共通信号線10を備えてい
ている。こうすることにより、データ信号線2と画素電
極4との間、又は、走査信号線3と画素電極4との間の
クロストークの影響を小さくでき、画素電極4の電圧保
持特性の劣化を防止できる。
を向上させる。 【構成】 基板1上であって、データ信号線2と画素電
極4との間、又は、走査信号線3と画素電極4との間の
少なくともいずれか一方に、共通信号線10を備えてい
ている。こうすることにより、データ信号線2と画素電
極4との間、又は、走査信号線3と画素電極4との間の
クロストークの影響を小さくでき、画素電極4の電圧保
持特性の劣化を防止できる。
Description
【0001】
本考案は、アクティブマトリクス型液晶表示装置の画質の改善に関するもので
ある。
【0002】
図2は、従来のアクティブマトリクス型液晶表示装置の一方の基板(画素電極
側の基板)の一部を示す平面図である。
【0003】
同図に示されるように、従来の装置は、背面基板11に、互いに平行な複数本
のデータ信号線12と、データ信号線に直交する方向に延びる複数本の走査信号
線13と、交差するデータ信号線12と走査信号線13との間に配置された画素
電極14と、この画素電極14をデータ信号線12とつなぐ薄膜トランジスタ
(TFT)15とを備えている。
【0004】
また、図2には示されていないが、この装置は、基板11に対向配置された前
面基板と、この前面基板上に配置された共通電極と、前面基板と背面基板11と
間に封入された液晶とを備えている。
【0005】
図3は上記従来の装置の等価回路図であり、図4はその動作波形図である。
【0006】
図3において、Xj(j=1,2,…,m)はデータ信号線12を示し、Yi
(i=1,2,…,n)は走査信号線13を示す。また、16は液晶、17は共
通電極、18は蓄積容量を示す。
【0007】
そして、図4に示されるように、走査信号線Yiには、パルスが走査信号線Y
1、Y2、…の順に印加され、データ信号線Xjにはデータ信号が印加される。
走査信号線Yiにより制御され、データ信号線Xjからのデータ信号を画素電極
に印加するTFTを、TFT(Yi,Xj)と表記し、TFT(Yi,Xj)に
接続された画素電極を、画素電極(Yi,Xj)と表記すると、画素電極(Yi
,Xj)には、走査信号線Yiがオンレベルになったときにデータ信号線Xjか
ら信号電圧が書き込まれる。この書き込まれた画素電圧VPは1フィールド時間
保持される。
【0008】
尚、VCOMは共通電極に印加されるDCバイアス電圧である。
【0009】
しかしながら、上記従来の装置では、画素電極14が走査信号線13とデータ
信号線12とに囲まれた構造となっているので、画素電極14と、走査信号線1
3及びデータ信号線12との間で、容量結合が発生し、この容量結合によるクロ
ストークにより画素電極14の電圧保持特性が劣化し、画質が低下するという問
題があった。
【0010】
また、電圧保持特性を維持するため、画素電極の面積を小さくしたり、信号蓄
積容量を追加することも考えられるが、開口率が低下したり、製造工程が複雑に
なる等の問題があった。
【0011】
そこで、本考案は上記課題を解決するためになされたものであり、その目的と
するところは、画質の良いアクティブマトリクス型液晶表示装置を提供すること
にある。
【0012】
本考案に係るアクティブマトリクス型液晶表示装置は、第一の基板と、上記第
一の基板上に互いに平行に配置された複数本のデータ信号線と、上記第一の基板
上に互いに平行に配置され、かつ、上記データ信号線に直交する方向に延びる複
数本の走査信号線と、上記第一の基板上であって、交差する上記データ信号線と
上記走査信号線との間に配置された画素電極と、上記第一の基板に対向配置され
た第二の基板と、上記第二の基板上に上記画素電極に向かい合よう配置された共
通電極と、上記第一及び第二の基板間に封入された液晶と、有するアクティブマ
トリクス型液晶表示装置において、上記第一の基板上であって、上記データ信号
線と上記画素電極との間、及び/又は、上記走査信号線と上記画素電極との間に
、共通信号線を備えたことを特徴としている。
【0013】
本考案は、第一の基板上であって、データ信号線と画素電極との間、又は、走
査信号線と画素電極との間の少なくともいずれか一方に、共通信号線を備えてい
ている。こうすることにより、データ信号線と画素電極との間、又は、走査信号
線と画素電極との間のクロストークの影響を小さくし、画素電極の電圧保持特性
が劣化しないようにしている。
【0014】
図1は、本考案に係るアクティブマトリクス型液晶表示装置の一実施例の要部
を示す平面図であり、図5は、図1のA−A線断面図である。
【0015】
図1に示されるように、本実施例のアクティブマトリクス型液晶表示装置には
、には、背面基板(第一の基板)1と、この基板1上に互いに平行に配置された
複数本のデータ信号線2と、基板1上に互いに平行に配置されていてデータ信号
線2に直交する方向に延びる複数本の走査信号線3とが備えられている。
【0016】
また、基板1上には、互いに交差するデータ信号線2と走査信号線3との間に
一つずつ、画素電極4が配置されている。従って、この画素電極4は、基板1全
体としてはマトリクス状に配置されている。
【0017】
また、基板1上には、走査信号線3の走査パルス信号によりオン・オフする薄
膜トランジスタ(TFT)5が形成されている。このTFT5は、図5に示され
るように、基板1上に、ゲート電極3a、ゲート絶縁膜6、半導体層7、データ
信号線であるドレイン電極2、及び半導体層7と画素電極4とをつなぐソース電
極8を順に積層させ、さらにその上に絶縁層9を形成した構成を持っている。
【0018】
さらに、本実施例の装置は、基板1上であって、データ信号線2と画素電極4
との間、及び、走査信号線3と画素電極4との間に、共通信号線10を備えてい
る。
【0019】
一方、図には示されていないが、本実施例の装置には、基板1に対向配置され
た前面基板(第二の基板)と、この前面基板上に形成されていて画素電極4と対
向する共通電極と、この前面基板と背面基板1との間に封入された液晶とが備え
られている。
【0020】
また、図には示されていないが、本実施例の共通信号線10には、前面基板の
共通電極と同じDCバイアス電圧を印加する電源回路が接続されている。これは
、共通信号線10のDCバイアス電圧によって、共通信号線10と共通電極との
間の液晶に、電圧が印加されないようにするためである。
【0021】
以上述べたように、本実施例では、データ信号線2と画素電極4との間、及び
、走査信号線3と画素電極4との間に、共通信号線10を備えていているので、
データ信号線2と画素電極4との間、又は、走査信号線3と画素電極4との間の
クロストークの影響を小さくすることができ、画素電極4の電圧保持特性の劣化
を防止できる。よって、本実施例によれば、画質の向上を図ることができる。
【0022】
尚、上記実施例においては、データ信号線2と画素電極4との間、及び、走査
信号線3と画素電極4との間のいずれにも共通信号線10を備えた場合について
説明したが、本考案はこれには限定されず、データ信号線2と画素電極4との間
、又は、走査信号線3と画素電極4との間のいずれかに共通信号線を備えたても
よい。
【0023】
以上説明したように、本考案では、データ信号線と画素電極との間、及び/又
は、走査信号線と画素電極との間に、共通信号線を備えていているので、データ
信号線と画素電極との間、又は、走査信号線と画素電極との間のクロストークの
影響を小さくすることができ、画素電極の電圧保持特性の劣化を防止できる。よ
って、本考案によれば、画質の向上を図ることができる。
【図1】本考案に係るアクティブマトリクス型液晶表示
装置の一実施例の要部を示す平面図である。
装置の一実施例の要部を示す平面図である。
【図2】従来のアクティブマトリクス型液晶表示装置の
一方の基板の一部を示す平面図である。
一方の基板の一部を示す平面図である。
【図3】従来の装置の等価回路図である。
【図4】従来の装置の動作波形図である。
【図5】図1のA−A線断面図である。
1 背面基板(第一の基板)
2 データ信号線
3 走査信号線
4 画素電極
5 薄膜トランジスタ(TFT)
10 共通信号線
─────────────────────────────────────────────────────
フロントページの続き
(72)考案者 遠山 広
東京都港区虎ノ門1丁目7番12号 沖電気
工業株式会社内
Claims (2)
- 【請求項1】 第一の基板と、上記第一の基板上に互い
に平行に配置された複数本のデータ信号線と、上記第一
の基板上に互いに平行に配置され、かつ、上記データ信
号線に直交する方向に延びる複数本の走査信号線と、上
記第一の基板上であって、交差する上記データ信号線と
上記走査信号線との間に配置された画素電極と、上記第
一の基板に対向配置された第二の基板と、上記第二の基
板上に上記画素電極に向かい合よう配置された共通電極
と、上記第一及び第二の基板間に封入された液晶と、を
有するアクティブマトリクス型液晶表示装置において、
上記第一の基板上であって、上記データ信号線と上記画
素電極との間、及び/又は、上記走査信号線と上記画素
電極との間に、共通信号線を備えたことを特徴とするア
クティブマトリクス型液晶表示装置。 - 【請求項2】 上記共通信号線と上記共通電極とに等し
い電圧を印加する回路をさらに備えたことを特徴とする
請求項1記載のアクティブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2550191U JPH04120935U (ja) | 1991-04-16 | 1991-04-16 | アクテイブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2550191U JPH04120935U (ja) | 1991-04-16 | 1991-04-16 | アクテイブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04120935U true JPH04120935U (ja) | 1992-10-29 |
Family
ID=31910220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2550191U Withdrawn JPH04120935U (ja) | 1991-04-16 | 1991-04-16 | アクテイブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04120935U (ja) |
-
1991
- 1991-04-16 JP JP2550191U patent/JPH04120935U/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH0474714B2 (ja) | ||
| KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JPH05210369A (ja) | 液晶表示装置 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH04120935U (ja) | アクテイブマトリクス型液晶表示装置 | |
| JP3803020B2 (ja) | 液晶表示装置 | |
| JPH04319919A (ja) | 液晶表示装置 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| JP2000275658A (ja) | 液晶表示装置 | |
| JPH05224239A (ja) | アクティブマトリクス液晶表示ディスプレイ | |
| JPH0242763A (ja) | 薄膜トランジスタ装置 | |
| JPS63313132A (ja) | 反射型液晶表示デバイス | |
| JPH02150823A (ja) | 液晶表示装置 | |
| JPH08146384A (ja) | アクティブマトリックス型液晶表示素子 | |
| JPS6350694Y2 (ja) | ||
| JPH0636136B2 (ja) | アクテイブマトリクス形表示装置 | |
| JPH02230129A (ja) | 反射型液晶表示デバイス | |
| JPH0713714B2 (ja) | 液晶表示装置 | |
| JPH0433024U (ja) | ||
| JP3748111B2 (ja) | 液晶表示装置 | |
| JP2551343B2 (ja) | 液晶表示装置 | |
| JPH0572554A (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19950713 |