JPH04122136A - ディジタル交差偏波干渉補償器の評価回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ ディジタル交差偏波干渉補償器の基本動作の評価試験に
おいて、各偏波間の干渉成分を擬似的に生成する評価回
路に関し、 簡単な回路構成でディジタルＸＰＩＣの基本動作の評価
試験を実施することができることを目的とし、 ディジタル交差偏波干渉補償器を介して対向配置してそ
の動作を評価する試験装置の間で、一方の試験装置から
出力される主偏波信号および異偏波信号を取り込み、該
主偏波信号に異偏波干渉信号を付加するとともに、各偏
波信号間の遅延量を制御するディジタル交差偏波干渉補
償器の評価回路において、前記主偏波信号の信号レヘル
および前記主偏波信号に対する異偏波干渉信号の干渉レ
ベルの少なくとも一方を制御する乗算手段と、乗算手段
から出力される主偏波信号および異偏波干渉信号を加算
する加算手段と、加算手段から出力される異偏波干渉信
号が付加された主偏波信号および前記異偏波信号の少な
くとも一方の遅延量を制御するビットシフト手段とを備
え、主偏波信号および異偏波信号をディジタル信号のま
ま処理する構成である。

〔産業上の利用分野］ 本発明は、ディジタル交差偏波干渉補償器の基本動作の
評価試験において、各偏波間の干渉および遅延を擬似的
に発生させる評価回路に関する。

〔従来の技術］ ディジタル交差偏波干渉補償器（以下、「ディジタルＸ
ＰＩＣ，という。）の基本動作を評価するには、主偏波
側の変復調器および異偏波側の変復調器の各変復調器間
に挿入される擬似伝送路で各偏波間の擬似干渉および擬
似遅延を発生させる評価回路を設ける。

第３図は、従来のディジタルＸＰＩＣの評価回路の構成
を示すブロック図である。

図において、主偏波側の変調器（ＭＯＤ）５１と復調器
（ＤＥＭ）５３との間および異偏波側の変調器（ＭＯＤ
）５２と復調器（ＤＥＭ）５４との間には、擬似伝送路
として、主偏波信号に異偏波側からの干渉信号を付加す
るハイブリッド（Ｈ）５５、その干渉量を制御するアッ
テネータ（ＡＴＴ）５６、各偏波信号の利得を制御する
中間周波数増幅器（ＩＦＡＭＰ）５７．５８、各偏波信
号の遅延量を調整するケーブル５９．６０が配置され、
それらを介して各変復調器が接続される。

各復調器５３．５４が出力する復調信号Ｐ、Ｑ、ＸＰ、
ＸＱは、等化器（トランスバーサルフィルタ）を含むデ
ィジタルＸＰＩＣ６１，６２に入力される。また、ディ
ジタルＸＰＩＣ６１，６２から出力されるゲイン制御信
号ＡＧＣ、ドリフト制御信号ＡＤＣ、ギヤリア再生信号
ＣＲは、それぞれ対応する復調器５３．５４に入力され
る。

なお、各変調器５１．５２および各復調器５３．５４は
、それぞれ相互に接続される。

ディジタルＸＰ　Ｉ　Ｃ６１，６２に対してこのような
評価回路を構成し、送信側の誤り率測定器６３から所定
の信号を各変調器５１．５２に送出し、受信側の誤り率
測定器６４に各ディジタルＸＰＩＣ６１，６２の出力信
号を取り込み、所定の分析処理を行うことにより、擬似
伝送路で付加された擬似干渉および擬似遅延に対する補
償動作を評価することができる。

〔発明が解決しようとする課！！］ ところで、このような従来のディジタルＸＰＩＣの評価
回路は、実際の伝送路を擬似して各偏波間の干渉および
遅延を中間周波数帯で処理する構成であるために、シス
テム規模が大きくがっ複雑になっていた。したがって、
ディジタルＸＰＩＣの評価試験に時間がかかり、また評
価結果に異常があったときには、その要因がディジタル
ＸＰＩＣ自体にあるか、他のアナログ機器類にあるがの
判定が困難になっていた。なお、変調器５１．５２から
復調器５３．５４までの間は、アナログ信号となる。

本発明は、簡単な回路構成でディジタルＸＰＩＣの基本
動作の評価試験を実施することができるディジタルＸＰ
ＩＣ（ディジタル交差偏波干渉補償器）の評価回路を提
供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、ディジタルＸＰＩＣＩＯの評価回路は、デ
ィジタルＸＰＩＣを介して対向配置してその動作を評価
する試験装置１１．１３の間で、一方の試験装置から出
力される主偏波信号および異偏波信号を取り込み、該主
偏波信号に異偏波干渉信号を付加するとともに、各偏波
信号間の遅延量を制御する構成であり、主偏波信号およ
び前記異偏波信号をディジタル信号のまま処理する乗算
手段１５、加算手段１７およびビットシフト手段１９を
備える。

乗算手段１５は、主偏波信号の信号レベルおよび主偏波
信号に対する異偏波干渉信号の干渉レベルの少なくとも
一方を制御する。

加算手段１７は、乗算手段１５から出力される主偏波信
号および異偏波干渉信号を加算する。

ビットシフト手段１９は、加算手段１７から出力される
異偏波干渉信号が付加された主偏波信号および異偏波信
号の少なくとも一方の遅延量を制御する。

〔作　用］ 本発明では、乗算手段１５および加算手段１７が、従来
の変調器、アッテネータおよびハイブリットに対応する
構成であり、従来は中間周波数帯で擬似干渉処理を行っ
ていたものが、ベースバンドのディジタル回路で実現さ
れる。

また、ビットシフト手段１９が、従来のケーブルに対応
する構成であり、同様にディジタル処理により各偏波信
号間の擬似遅延が実現される。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例構成を示すブロック図であ
る。

図において、ディジタル信号の主偏波信号は設定スイッ
チ２１により乗算値が設定される乗算器２２に入力され
、その信号レベルが制御される。

ディジタル信号の異偏波信号は１／２レベル変換器２３
に入力され、異偏波側に設定される信号レベルに変換さ
れる。また、異偏波信号は設定スイッチ２４により乗算
値が設定される乗算器２５に入力され、主偏波信号に重
畳される干渉量（主偏波信号と干渉信号のＤ／Ｕ値が０
〜５０ｄＢの範囲）が設定される。乗算器２２と乗算器
２５の各出力は加算器２６に入力され、主偏波信号に所
定のレベルの干渉信号が加算される。

加算器２６の出力は、干渉成分が付加された主偏波信号
として、シフトレジスタ（ＳＲＩ）２７を介して等化器
を含むディジタルＸＰＩＣ３１に入力される（Ｐ、Ｑ）
。また、１／２レベル変換器２３から出力される異偏波
信号は、ディジタルＸＰＩＣ３０のリファレンス信号と
して、シフトレジスタ（ＳＲ２）２Ｂを介してディジタ
ルＸＰＩＣ３１に入力される（ＸＰ、ＸＱ）。

各シフトレジスタ２７．２８は、設定スイッチ２９．３
０が設定するシフト量に応じて、ディジタルＸＰＩＣ３
１がもっているタップ数に１以上加えた遅延段数が設定
される。

ここで、本実施例と第１図に示す本発明原理ブロック図
との対応関係を示す。

設定スイッチ２１．２４および乗算器２２．２５は乗算
手段１５に対応し、加算器２５は加算手段１７に対応し
、シフトレジスタ２７．２９および設定スイッチ２８．
３０はビットシフト手段１９に対応する。なお、本実施
例では、主偏波側と異偏波側にともに乗算器およびシフ
トレジスタを備える構成を示すが、制御量は限られるが
相対的な設定ができればよいので、その一方だけに乗算
器およびシフトレジスタを備える構成であってもよい。

このように本実施例構成では、誤り率測定器６３の出力
を乗算器２２および１／２レベル変換器２３に送出し、
ディジタルＸＰ　Ｉ　Ｃ３１の出力を誤り率測定器６４
に取り込むことを特徴とする。

すなわち、従来は変復調器を用いた構成であり、中間周
波数帯で擬似干渉および擬似遅延を発生させていたが、
本実施例の評価回路ではすべてディジタル処理により、
伝送路の干渉および遅延を擬似させることができる。

なお、誤り率測定器６３．６４を用いた補償動作の評価
試験は、ピットエラーレートを基準に判定する方法であ
り、従来と同様である。

〔発明の効果〕

上述したように、本発明によれば、ディジタルＸＰ■Ｃ
の基本動作の評価回路が、ディジタル回路である乗算手
段、加算手段およびビットシフト手段のみで実現でき、
簡単かつ短時間で評価試験を行うことができる。

また、従来構成では、各信号間およびクロック間の干渉
、能動素子による非線形歪、アナログ・ディジタル変換
器の精度および帯域特性その他によりディジタルＸＰＩ
Ｃ以外で発生する障害要因があるが、本発明では擬似干
渉および擬似遅延を発生させる評価回路がディジタル回
路で実現できるのでその除去が可能となり、補償特性の
異常障害に対して容易にその原因箇所を特定することが
できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例構成を示すブロック図、 第３図は従来のディジタルＸＰＩＣの評価回路の構成を
示すブロック図である。 図において、 １０はディジタル交差偏波干渉補償器 ルＸＰＩＣ）、 １１．１３は試験装置、 １５は乗算手段、 １７は加算手段、 １９はビットシフト手段、 ２１．２４は設定スイッチ、 ２２．２５は乗算器、 ２３は１／２レベル変換器、 ２６は加算器、 ２７．２８はシフトレジスタ ２９．３０は設定スイッチ、 ３１はディジタルＸＰＩＣ。 ６３．６４は誤り率測定器である。 （ＳＲＩ、 （ディジタ ５Ｒ２）、

Claims (1)

【特許請求の範囲】
1. （１）ディジタル交差偏波干渉補償器（１０）を介して
   対向配置してその動作を評価する試験装置（１１、１３
   ）の間で、一方の試験装置から出力される主偏波信号お
   よび異偏波信号を取り込み、該主偏波信号に異偏波干渉
   信号を付加するとともに、各偏波信号間の遅延量を制御
   するディジタル交差偏波干渉補償器の評価回路において
   、 前記主偏波信号の信号レベルおよび前記主偏波信号に対
   する異偏波干渉信号の干渉レベルの少なくとも一方を制
   御する乗算手段（１５）と、前記乗算手段（１５）から
   出力される主偏波信号および異偏波干渉信号を加算する
   加算手段（１７）と、 前記加算手段（１７）から出力される異偏波干渉信号が
   付加された主偏波信号および前記異偏波信号の少なくと
   も一方の遅延量を制御するビットシフト手段（１９）と を備え、前記主偏波信号および前記異偏波信号をディジ
   タル信号のまま処理することを特徴とするディジタル交
   差偏波干渉補償器の評価回路。