JPH04123532A - 物品識別システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は工場における部品、製品の管理又は物流システ
ム等に用いられる物品識別システムに関するものである
。

［従来の技術〕 従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。そこで特開昭６３−２２９５９３号、特
開平１−１５１８３２号のように識別対象物にメモリを
有するＩＤユニット（データキャリア）を設け、ＩＤコ
ントローラのリードライトヘッドからのデータ伝送によ
ってこのようなメモリに必要な情報を書込んでおき、必
要に応してその情報を読出すようにした物品識別システ
ムが提案されている。

〔発明が解決しようとする課題〕 しかるにこのような従来の物品識別システムでは、デー
タキャリアとＩＤコントローラとの間のデータ伝送速度
はキャリアの周波数によって定められる。キャリアの周
波数と伝送速度の比を変化させてデータ伝送速度を高く
しようとすれば、信号伝送時のＳ／Ｎ比が低下する。従
ってデータ伝送速度を高くしようとすればキャリアのク
ロック周波数も上昇させる必要があるが、コアの透磁率
等からキャリア周波数を例えば数ＭＨｚ以上にすること
ができず、高速でデータ伝送を行うことが困難であると
いう欠点があった。又ＩＤコントローラから周期的に一
定周波数の信号を送出しその残響を制御することによっ
てデータ伝送を行っている。従ってＩＤコントローラと
データキャリアとのデータ伝送距離をあまり大きくする
ことができないという欠点があった。

本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、高速でデータ伝送を行え
るようにすること及びデータ伝送距離を拡大できるよう
にすることを技術的課題とする。

〔課題を解決するための手段〕

本発明はデータを保持するメモリ、及びメモリへのデー
タの書込みデータの読出しを制御するメモリ制御手段、
外部から与えられるコマンドとデータを復調してメモリ
制御手段に与え読出されたデータを伝送するデータ伝送
手段を有し、識別対象である物品に取付けられるデータ
キャリアと、データキャリアにデータを伝送し送出され
たデータを受信するデータ伝送手段を有する書込／読出
制御ユニットと、を具備する物品識別システムであって
、書込／読出制御ユニットのデータ伝送手段は、送出す
べきデータ信号を所定周波数でマンチェスタ信号化する
符号化回路と、符号化回路によって得られるマンチェス
タ信号の論理レベルに対応させて所定周波数のクロック
信号を断続するＡＳＫ変調信号を出力する送信部と、を
有するものであり、データキャリアのデータ伝送手段は
、送信されたＡＳＫ変調信号を受信する受信部と、受信
信号のうちＡＳＫ変調信号からマンチェスタ信号を識別
する復調回路と、復調回路より得られる信号の変化点を
検出して同期をかけることによってマンチェスタ信号と
同期したクロック信号を得るマンチェスタ信号同期化回
路と、マンチェスタ信号同期化回路より出力されるクロ
ック信号及びマンチェスタ信号から元の信号を復号化す
る復号化回路と、マンチェスタ信号同期化回路によって
得られたクロック信号に基づいて送出すべきデータをマ
ンチェスタ信号に符号化する符号化回路と、符号化回路
の出力に基づいて所定周波数のクロック信号を断続する
送信部と、有することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、書込／読出制
御ユニットはデータ伝送時にデータ信号をマンチェスタ
信号化し、ＡＳＫ変調することによってデータキャリア
側に伝えている。データキャリアでは受信部によりＡＳ
Ｋ変調信号を受信しマンチェスタ信号を復調すると共に
、その変化時点で同期をとることによってデータキャリ
ア内部でマンチェスタ信号と同期するクロック信号を侘
成し、それによって元の送信データ信号を復号化するよ
うにしている。そしてデータ伝送時には復号化回路より
得られるクロック信号に基づいて送信データをマンチェ
スタ復号化し、その信号により所定周波数のクロック信
号を断続することによって書込／読出制御ユニット側に
データ信号を送出している。書込／読出制御ユニ・ント
側ではデータキャリアと同様の回路を用いてデータを復
調し復号化している。

〔実施例〕

第２図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは搬送ライン１１上を識別の対象となる部品が搬送
されるパレット１２に直接取付けられるデータキャリア
１３と、データキャリア１３にデータを書込み及び読出
すデータ伝送手段であるリードライトへラド１４、及び
リードライトヘッド１４に接続されてその動作を制御す
るＩＤコントローラ１５が設けられる。

さてリードライトヘッド１４及びＩＤコントローラ１５
は夫々第３図にブロック図を示すように、データキャリ
ア１３へのデータの書込み及び読取りを制御するマイク
ロプロセッサ（ＣＰｔＪ）２１とそのシステムプログラ
ム及びデータを保持するメモリ２２が設けられ、その並
列出力をシリアル信号に変換するＳ／Ｐ変換器２３を有
している。

又１０コントローラ１５内にはデータ伝送用のクロック
を発生するクロック発振器２４が設けられている。Ｓ／
Ｐ変換器２３はＣＰＵ２１から出力される並列信号を直
列のＮＲＺ信号として符号化回路２５に与えると共に、
復号化回路２６より得られるＮＲＺ信号を並列信号に変
換してＣＰＵ２１に与えるものである。

符号北回ＷＩ２５はＮＲＺの信号をマンチェスタ信号に
変換するものであり、その出力がリードライトヘッド１
４の送信部３１に与えられる。送信部３１は所定周波数
のキャリアを断続することによってＡＳＫ変調してデー
タキャリア１３に高周波の信号を伝送する。受信部３２
はデータキャリア１３から得られるキャリアと同一のキ
ャリア周波数の信号を受信するものであり、受信信号は
復調回路３３に与えられる。復調回路３３は減衰の有無
によってデータキャリア１３から伝送される信号を復調
してマンチェスタ信号を得るものであり、その出力はＩ
Ｄコントローラ１５の復号化回路２６に与えられる。復
号化回路２６は送受信切換信号Ｔ／Ｒが与えられ、受信
時にはこの信号をＮＲＺの信号に復調してＳ／Ｐ変換器
２３に与えるものである。

次にデータキャリア１３の構成について第４図を参照し
つつ説明する。第４図においてデータキャリア１３はリ
ードライトヘッド１４より伝送されるＡＳＫ変調された
信号を受信する共振回路から成る受信部４１を有してお
り、その出力は復調回路４２に与えられる。復調回路４
２は得られた高周波信号から元のマンチェスタ信号を復
調して復号化回路４３及びマンチェスタ信号同期化回路
４４に与える。マンチェスタ信号同期化回路４４はマン
チェスタ信号から同期用のクロック信号を発生させるも
のであり、その出力は復号化回路４３に与えられる。復
号化回路４３は得られたマンチェスタ信号及びクロック
信号からＮＲＺの信号を復号化すると共にデータクロッ
クを抽出するものであり、ＮＲＺの信号及びクロック信
号はメモリ制御部４５に与えられる。メモリ制御部４５
はメモリ４６へのデータの書込み及び読出しを制御する
ものであり、読出された信号はＮＲＺの出力信号として
符号化回路４７に与えられる。符号化回路４７はＮＲＺ
の信号をマンチェスタ信号に変換するものであり、その
出力はアンド回路４８に与えられる。アンド回路４８は
マンチェスタ信号同期化回路４４．符号化回路４７及び
メモリ制御部４５からの送受信切換信号の論理積によっ
てスイッチング用のＦＥＴ４９を駆動するものである。

ＦＥＴ４９にはＬＣ共振回路から成る送信部５０が設け
られており、信号をリードライトヘッド１４側に送出す
るものである。

次にデータキャリア１３の復調回路４２．復号化回路４
３及びマンチェスタ信号同期化回路４４の詳細な構成に
ついて、第１図を参照しつつ説明する。復調回路４２は
第１図に示すように、受信部４１より得られる信号を整
流する整流回路５１と、その出力を積分する積分回路５
２及び所定の閾値で積分出力を弁別して包絡線信号を得
るコンパレータ５３を有しており、ＡＳＫ変調された高
周波信号を復調してマンチェスタ信号ＭＡＮＩを得てい
る。この信号はマンチェスタ信号同期化回路４４の立下
り検出器５４に与えられる。立下り検出器５４は入力信
号の立下りを検出して、カウンタ５５にリセット信号と
して与えるものである。

又マンチェスタ信号同期化回路４４は整流回路５１の整
流出力が与えられデータキャリア１３が通信可能領域に
あることを検知するリセット信号生成回路５６を有して
おり、その出力はイネーブル信号としてオア回路５７を
介して発振器５８に与えられる。リセット信号生成回１
５６は例えばツェナダイオードと電圧検知素子から成り
、整流回路５１の出力が一部レベルとなったときにリセ
ット信号を出力するものである。又コンパレータ５３の
出力によって単安定マルチバイブレータを動作させリセ
ット信号を出力するようにしてもよい。

発振器５８は例えば２ＭＨｚの高周波信号を発振するも
のであり、その出力はカウンタ５５に与えられ、更にＣ
ＡＲＲＹ　　ＣＬＫ信号として第４図に示すアンド回路
４８に与えられる。カウンタ５５は立下り検出器５４０
入力によよってリセツトされ、入力信号を分周すること
によってマンチェスタ信号に同期化したクロック信号Ｃ
ＬＫを復号化回路４３に与えている。又マンチェスタ信
号復号化回路４４内には図示のように電源電圧が一部レ
ベルとなったときに出力を与えるシュミットトリガ回ｌ
１１５９が設けられ、その出力及びメモリ制御部４５よ
り得られるＴＡ倍信号アンド回路６０に与えられる。ア
ンド回路６０はこれらの論理積信号をオア回路５７に与
えるものである。

さて復号化回路４３はこのマンチェスタ信号をクロック
毎にシフトするシフトレジスタ６１を有しており、その
出力は一致回路６２に与えられる。

−数回１ＩＩ６２は同期信号５ＹＮＣの固定値との一致
を判別するものであり、一致時にはＲＳフリップフロッ
プ６３にセット入力が与えられる。又基本クロック信号
ＣＬＫはＤフリップフロップから成る２分周回路６４に
与えられ、そのＱ出力はＤフリップフロップ６５に与え
られる０分周回路６４はＤフリップフロップ６３からの
クリア信号が与えられた以後動作を開始し、基本クロッ
ク信号の立上り毎にその状態が変化する分周回路であり
、その出力はＤフリップフロップ６５にクロック信号Ｃ
ＬＩＦとして与えられ、更にメモリ制御部４５にクロッ
ク信号として与えられる。Ｄフリップフロップ６５はＤ
入力端に復調回路４２によって復調されたマンチェスタ
信号が与えられ、フリップフロップ６３からのプリセッ
ト信号が与えられた以後動作を開始し、マンチェスタ信
号をＮＲＺ信号に変換する保持回路である。このＮＲＺ
信号及びデータクロック信号ＣＬＩＦはメモリ制御部４
５に与えられる。

第５図はリードライトヘッド１４及びＩＤコントローラ
１５の復調回路３３．復号化回路２６の詳細な構成を示
す図である。本図において復調回路３３はデータキャリ
アエ３の復調回路４２と同一の構成であり、復号化回路
２６はデータキャリア１３の復号化回路４３及びマンチ
ェスタ信号同期化回路の一部の回路と同一であるので詳
細な説明を省略する。

次に本実施例の動作について説明する。データ送信時に
は送信すべきデータがＣＰＵ２１よりＳ／Ｐ変換器２３
に与えられ、第６図（ａ）に示すようにＮＲＺの信号が
符号化回路２５に与えられる。

符号化回路２５はこの信号を第６図（ｂ）に示すように
マンチェスタ信号に変換して、送信部３１に与える。こ
のマンチェスタ信号のハーフピットはカウンタ５５の出
力と同一の周波数を用いるものとする。従ってデータキ
ャリア１３の受信部４１には第６図（Ｃ）に示すような
ＡＳＫ変調された信号が得られる。そうすればデータキ
ャリアエ３の受信部４１で受信され、復調回路４２によ
って復調される。復調回路４２では第１図に示すように
整流回路５１で整流された後積分回路５２によって積分
され、コンパレータ５３によって第６図（ｄ）に示すよ
うなマンチェスタ信号ＭＡＮ　Ｉが得られる。

この信号の立下り毎にマンチェスタ信号同期化回路４４
の立下り検出器５４によってカウンタ５５がリセットさ
れる。さてリードライトヘッド１４が近接した場合には
、リセット信号生成回路５６よりオア回路５７を介して
発振器５８にイネーブル信号が与えられ、発振が開始さ
れる。そしてカウンタ５５に周期的に立下り検出器５４
よりリセット信号が加わる。そのため後に詳細に説明す
るように、カウンタ５５より第６図（ｆ）に示すような
りロック信号ＣＬＫが出力される。この信号はほぼマン
チェスタ信号ＭＡＮＩと同期しているため、これらに基
づいて元の信号を復調することができる。即ち復号化回
路４３はシフトレジスタ６１にマンチェスタ信号ＭＡＮ
Ｉとマンチェスタ信号同期化回路４４によって生成され
たクロック信号ＣＬＫが同時に与えられ、信号列があら
かじめ定められた規定値と一致するときには第６図（ｇ
）に示すように一致回路６２より５ＹＮＣ信号が出力さ
れる。この信号によってフリップフロップ６３がセット
され第６図（ハ）に示すような信号が出力される。

又分周回路６４によって基本クロックがその立上り毎に
分周されてデータクロック信号ＣＬＩＦが第６図（ｉ）
のように得られる。この信号によりＤフリップフロップ
６５で入力信号を保持することによって第６図Ｕ）に示
すように第６図（ａ）と同一のＮＲＺの信号を得ること
ができる。

第７図は発振器５８の発振出力とマンチェスタ信号、カ
ウンタクリアパルス及びその分周状態を詳細に示す図で
ある。第７図（ｂ）、　（ｄ）、　（ｅ）、げ）に示す
ように発振器５８の基準クロックを分周することによっ
てカウンタ５５からクロック信号ＣＬＫが得られるが、
マンチェスタ信号ＭＡＮＩの立下り毎に一定の時定数を
有するリセット信号がカウンタ５５に加えられ、その次
の基準クロックの立上りの時点でカウンタ５５がリセッ
トされる。このようにカウンタは第６図（ｄ）、　（ｅ
）に示すように少なくとも４ハーフピツトに１回リセッ
トされ周期が取り直されるので、双方の発振器の発振周
波数の微妙なずれによる周期ずれを小さく押さえること
ができ、送出されたマンチェスタ信号と生成りロックＣ
ＬＫとの同期を確実にとることができる。

こうしてデータキャリア１３に伝送された信号はメモリ
制御部４５によってコマンドがデコードされ、送出され
たデータがメモリ４６により保持され、又はメモリ４６
から必要なデータが読出される。読出された信号は符号
化回路４７を介してマンチェスタ信号に変換され、アン
ド回路４８を介して送信部４９が駆動される。

第８図はデータキャリア１３からＩＤコントローラ１５
側にデータを伝送する際の動作を示すタイムチャートで
ある。本図においてデータキャリア１３からデータを伝
送する際には、メモリ制御部４５より第８図（ａ）に示
すように送受信切換信号Ｔ／πがＨレベルとなって、送
信側に切換えられる。データを伝送する際番こはリード
ライトヘッド１４は発振を停止し、第８図げ）及び（ｇ
）に示すように復調回路５３からの出力ＭＡＮＩがＬレ
ベルとなる。しかし発振を停止してもＴＡ倍信号Ｈのま
まであるため、マンチェスタ信号同期化回路４４の発振
器５８は発振を続ける。従ってカウンタ５５よりクロッ
ク信号ＣＬＫが出力され続ける。立下り検出器５４には
ＭＡＮ！信号が入ってこないため、カウンタ５５はリセ
ットされない。一方復号化回路４３より第８図（Ｃ）に
示すようにデータクロックＣＬＩＦがメモリ制御部４５
に与えられ続ける。尚ＣＬＩＦ信号はデータキャリア１
３がレスポンス送信を終えるまで出力される。レスポン
ス送信完了時にメモリ制御部４５よりＴＡ倍信号出力さ
れ、ＲＳフリップフロップ６３がリセットされＣＬＩＦ
出力を停止し、再び復号化回路４３は５ＹＮＣ入力待ち
状態となる。これに同期して第８図（ロ）に示すように
ＴＸＮＲＺの送出すべきデータが読出される。この信号
は符号化回路４７によってマンチェスタ信号ＭＡＮＯに
変換されて第８図（ｄ）に示すように出力される。この
信号と発振器５８より取出されたＣＡＲＲＹ　　ＣＬＫ
及びＴ／Ｒ信号との論理積をアンド回８４Ｂでとること
によって、第８図（ｉ）に示すように論理積信号が出力
される。この信号によってＦＥＴ４９が断続的に導通す
るため送信部５０より第８図Ｕ）に示す信号が出力され
る。この信号がリードライトへンド１４の受信部３２で
受信される。そして復調回路３３によってデータキャリ
ア側の復調回路４２と同様に復調され、受信されたマン
チェスタ信号ＲＸＭＡＮが得られる。この信号がデータ
キャリアの復号化回路及びマンチェスタ信号復調回路と
同一の復号化回路２６によって復号され、ＮＲＺの受信
信号ＲＸＮＲＺが得られる。そしてＮＲＺと同期クロッ
クＣＬＩＦに基づいてＳ／Ｐ変換器２３によってパラレ
ル信号に変換してＣＰＵ２１によりデータ処理を行う。

尚本実施例ではマンチェスタ信号同期化回路として発振
器とその発振出力を分周するカウンタを用いて構成して
いるが、マンチェスタ信号のハーフピットムこほぼ等し
い周期を有する単安定マルチバイブレークを用い、この
単安定マルチバイブレータに周期的に単安定マルチバイ
ブレータをマンチェスタ信号の変化時点でリセットする
こと番こよって同期したクロック信号を得るようにして
もよい 〔発明の効果〕 このような特徴を有する本発明によれば、キャリアの周
波数とは無関係にデータ伝送速度を定めることができる
ため、高速でデータ伝送を行うことができる。従ってデ
ータキャリアの移動速度を低下させることなく大量のデ
ータを伝送することができる。それ故データキャリアの
メモリを大容量化することが可能となる。更にデータキ
ャリアには送信用のデータ送信部を設けているためＩＤ
コントローラとの間でデータ伝送距離を拡大することが
できるという効果が得られる。

【図面の簡単な説明】 第１図は本発明の一実施例によるデータキャリアの復調
回路、マンチェスタ信号同期化回路及び復号化回路の部
分を詳細に示すブロック図、第２図は本発明による物品
識別システムの全体構成を示すブロック図、第３図はＩ
Ｄコントローラとリードライトヘッドの構成を示すブロ
ック図、第４図はデータキャリアの構成を示すブロック
図、第５図はリードライトヘッド及びＩＤコントローラ
側の復調回路３３と復号化回路２６の詳細な構成を示す
図、第６図は本実施例によるデータキャリアの動作を示
すタイムチャート、第７図はデータキャリア内でマンチ
ェスタ信号に同期したクロック信号を発生させる状態を
示すタイムチャート、第８図はデータキャリアからＩＤ
コントローラ側に信号を伝送する際の動作を示すタイム
チャートである。 １３−−−−−−−データキャリア　　１４−・−・−
・・リードライトヘッド　　１５−・−・−ＩＤコント
ローラ　　２１−・・−ＣＰＵ　　　２５，４７−−−
−−−−符号化回路　　２６．４３−・−復号化回路　
　３３．４２−・−復調回路　　４４・−−−−一・マ
ンチェスタ信号同期化回路４５−−−−−−−メモリ制
御部　　４６−−−−・・−メモリ　　　４８−・−−
−−−アンド回路　　５０−・・−送信部　　５４−一
・−立下り検出器　　５５−−−−−−一カウンタ　　
５６−・−・リセット信号生成回路　　５Ｂ−−−−一
・・発振器第 図

Claims (1)

【特許請求の範囲】
1. （１）データを保持するメモリ、及び前記メモリへのデ
   ータの書込みデータの読出しを制御するメモリ制御手段
   、外部から与えられるコマンドとデータを復調して前記
   メモリ制御手段に与え読出されたデータを伝送するデー
   タ伝送手段を有し、識別対象である物品に取付けられる
   データキャリアと、 前記データキャリアにデータを伝送し送出されたデータ
   を受信するデータ伝送手段を有する書込／読出制御ユニ
   ットと、を具備する物品識別システムであって、 前記書込／読出制御ユニットのデータ伝送手段は、 送出すべきデータ信号を所定周波数でマンチェスタ信号
   化する符号化回路と、 前記符号化回路によって得られるマンチェスタ信号の論
   理レベルに対応させて所定周波数のクロック信号を断続
   するＡＳＫ変調信号を出力する送信部と、を有するもの
   であり、 前記データキャリアのデータ伝送手段は、 送信されたＡＳＫ変調信号を受信する受信部と、 前記受信信号のうちＡＳＫ変調信号からマンチェスタ信
   号を識別する復調回路と、 前記復調回路より得られる信号の変化点を検出して同期
   をかけることによってマンチェスタ信号と同期したクロ
   ック信号を得るマンチェスタ信号同期化回路と、 前記マンチェスタ信号同期化回路より出力されるクロッ
   ク信号及びマンチェスタ信号から元の信号を復号化する
   復号化回路と、 前記マンチェスタ信号同期化回路によって得られたクロ
   ック信号に基づいて送出すべきデータをマンチェスタ信
   号に符号化する符号化回路と、 前記符号化回路の出力に基づいて所定周波数のクロック
   信号を断続する送信部と、有するものであることを特徴
   とする物品識別システム。