JPH05120497A - 識別システム - Google Patents

Abstract

(57)【要約】 【目的】 異なった周波数でメモリカードと書込／読出
制御器又はリードライトヘッドとの間でデータ伝送を行
えるようにすること。 【構成】 メモリカード側に異なった周波数に共振する
２つの共振回路５１，５７を設け、それらのいずれかか
ら信号が受信されるかどうかを判別する。そしてその一
方の出力を信号選択回路３３によって選択して信号を受
信する。又送信時にも残響制御回路４０からこれらの信
号のいずれかの共振回路の断続を制御している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は工場等における部品，製
品の管理や物流システム，電子回数券システム等に用い
られる識別システムに関するものである。

【０００２】

【従来の技術】従来組立搬送ラインでの部品，製品の識
別等を機械化するためには、種々の物品を識別して管理
するシステムが必要となる。そこで特開昭63−229593
号，特開平１−151832号のように識別対象物にメモリを
有するＩＤユニット（データキャリア）を設け、ＩＤコ
ントローラのリードライトヘッドからのデータ伝送によ
ってこのようなメモリに必要な情報を書込んでおき、必
要に応じてその情報を読出すようにした識別システムが
提案されている。

【０００３】しかるにこのような従来の識別システムで
は、データキャリアとＩＤコントローラとの間のデータ
伝送速度は常に一定となっており、データ伝送速度を変
更することができなかった。しかし使用位置によっては
データキャリアへのデータ伝送量が多い場合や少ない場
合がある。このような用途に対応することができるよう
にするために例えば特開平３-80629号に示されているよ
うに、２種類の周波数をキャリアとして異なった通信速
度によってデータ伝送ができるようにした識別システム
が提案されている。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来の識別システムにおいて、異なった周波数を用い
てデータを低速又は高速に切換えて伝送を行おうとして
も、１つのコイルを用いた回路構成ではデータ通信距離
を大きくすることができなかった。即ち単一の周波数に
同調させる場合には共振回路のＱを大きくするように調
整することができるが、複数の周波数に合わせようとす
ればＱが低くなってしまう。そのため双峰特性を有する
同調回路を用いる場合も周波数をあまり大きく変化させ
ることはできず、例えば２倍程度の周波数差が限界であ
った。又共振回路のＱは低くなるため、通信距離が短く
なってしまうという欠点があった。

【０００５】本発明はこのような従来の問題点に鑑みて
なされたものであって、高速時の通信速度を向上させる
と共に、全体としての通信距離を大きくできるようにす
ることを技術的課題とする。

【０００６】

【課題を解決するための手段】本発明はデータを保持す
るメモリカードと、メモリカードにデータを書込み又は
読出す書込／読出制御ユニットと、を具備する識別シス
テムであって、メモリカードは、メモリと、第１の周波
数に共振する共振回路を含みＡＳＫ変調信号を受信する
第１の受信部と、第２の周波数に共振する共振回路を含
みＡＳＫ変調信号を受信する第２の受信部と、第１，第
２の受信部のうち一方の受信部の出力レベルに基づいて
第１，第２の受信部の出力を切換える信号切換手段と、
信号切換手段より得られる受信信号のうち各周期毎にＡ
ＳＫ変調信号のクロック数を計数することによって信号
を復調すると共に、その包絡線出力によってクロック信
号を復調する復調回路と、復調回路より得られるコマン
ド及びデータに基づいてメモリへのデータを書込み又は
読出すメモリ制御部と、メモリ制御部より読出された信
号によって受信部より得られる信号の残響を制御する残
響制御回路と、を具備するものであり、書込／読出制御
ユニットは第１又は第２の周波数をキャリアとする信号
を断続することによってメモリカード側に信号を伝送す
ることを特徴とするものである。

【０００７】

【作用】このような特徴を有する本発明によれば、書込
／読出制御ユニットは相異なる周波数をキャリアとして
メモリカードにデータを伝送している。メモリカードで
は第１又は第２の受信部によってこの信号を受信し、そ
の受信レベルに基づいて信号切換手段によって信号を切
換えることによって受信出力を選択している。そしてそ
の信号を復調することによってコマンド及びデータを読
出しており、これによってメモリにデータを書込み又は
データを読出す。そして読出されたデータに基づいて第
１又は第２の受信部の残響を制御することによって、書
込／読出制御ユニット側に信号を伝送している。

【０００８】

【実施例】図２は本発明の一実施例による識別システム
の使用状態を示す概略図である。本実施例においてデー
タを保持するデータキャリアをカード状のメモリカード
１とする。このメモリカード１は高速のデータ伝送時に
は図２（ａ）に示すように専用の書込／読出装置２を用
いる。そしてメモリカード１を書込／読出装置２内に挿
入することによってほとんど密着した距離で非接触で高
速のデータ伝送を行い、データを書込み又は読出すよう
に構成する。そして低速のデータ伝送時は、図２（ｂ）
に示すようにメモリカード１と離れた位置にあるリード
ライトヘッド３及びそれに接続されるＩＤコントローラ
４を用いて空間でのデータ伝送を行う。本実施例の識別
システムは、例えばパレットにメモリカード１を張りつ
けたり、ドアの近傍にリードライトヘッド３を設けてメ
モリカード１を所持した人が到来すれば、自動的にドア
の開閉を行うような用途に用いるものとする。図２に示
す書込／読出装置２又はリードライトヘッド３とＩＤコ
ントローラ４とは、前述した従来例と同一の構成を有す
る書込／読出制御ユニットとして構成される。本実施例
においてメモリカード１は異なったキャリア周波数でこ
れらのユニットとのデータ伝送を行えるように構成して
いる。

【０００９】図３はリードライトヘッド３とＩＤコント
ローラ４、又はこれらを１つの筐体内に設けるようにし
た書込／読出装置２の構成を示すブロック図である。本
図においてＩＤコントローラ４内にはメモリカード１へ
のデータの書込み及び読取りを制御するマイクロプロセ
ッサ（ＣＰＵ）１１とそのシステムプログラム及びデー
タを保持するメモリ１２が設けられ、その並列出力をシ
リアル信号に変換するＳ／Ｐ変換器１３を有している。
Ｓ／Ｐ変換器１３はＣＰＵ１１から出力される並列信号
を直列のＮＲＺ信号としてリードライトヘッド３に与え
ると共に、リードライトヘッド３より得られるＮＲＺ信
号を並列信号に変換してＣＰＵ１１に与えるものであ
る。又データ伝送用クロックがリードライトヘッド３よ
り与えられる。ＩＤコントローラ４内にはそのクロック
を発生するクロック発振器１４が設けられている。

【００１０】さてリードライトヘッド３はＮＲＺの信号
を例えばマンチェスタ符号に変換する符号化回路１５を
有しており、その出力が変調回路１６に与えられる。変
調回路１６はクロック発振器１７より得られる所定周波
数のキャリアを断続することによってＡＳＫ変調するも
のであって、送信部１８よりデータキャリアに高周波の
信号を伝送する。又受信部１９はデータキャリアから得
られるキャリアと同一のキャリア周波数の減衰振動を受
信するものであり、受信信号は復調回路２０に与えられ
る。復調回路２０は減衰の有無によってデータキャリア
から伝送される信号を復調してマンチェスタ符号を得る
ものであり、その出力は復号化回路２１に与えられる。
復号化回路２１はクロック発振器１７より設定されたク
ロックによりこの信号をＮＲＺの信号に復調してＩＤコ
ントローラ４のＳ／Ｐ変換器１３に与えるものである。
ここで書込／読出制御器２はクロック発振器１７のクロ
ック周波数を高くなるように設定し、高速で通信を行え
るようにする。又リードライトヘッド３のクロック発振
器１７はこれより低い周波数に固定し、低速でデータ伝
送を行うようにしてもよく、又高速と低速との２種類の
通信速度を有するリードライトヘッドを独立して設けて
もよい。更に全て同一のリードライトヘッドの構成と
し、ディップスイッチ等によってこのクロック周波数を
変化させるようにしてもよい。

【００１１】次にメモリカード１の構成について図４を
参照しつつ説明する。図４においてメモリカード１は高
い第１の周波数（例えば１ＭHz）及びこれより低い第２
の周波数（例えば 100ＫHz）の信号を受信する第１，第
２の受信部３１，３２を夫々有している。そしてその出
力は信号切換回路３３に与えられる。又受信部３１の出
力は速度判別回路３４にも与えられる。速度判別回路３
４は受信部３１側に信号が受信されるかどうかを判別
し、信号切換回路３３はその出力によって受信部３１，
３２の出力を切換え復調回路３５に与えるものであり、
これらは信号切換手段を構成している。復調回路３５は
得られた高周波信号から元のマンチェスタ符号を復調す
ると共にＡＳＫ変調信号からクロック信号を得るもので
あり、その出力は復号化回路３６に与えられる。復号化
回路３６は得られたマンチェスタ符号からＮＲＺの信号
を復号化すると共にデータクロックを抽出するものであ
り、ＮＲＺの信号及びクロック信号はメモリ制御部３７
に与えられる。メモリ制御部３７はメモリ３８へのデー
タの書込み及び読出しを制御するものであり、読出され
た信号はＮＲＺの出力信号として符号化回路３９に与え
られる。符号化回路３９はＮＲＺの信号をマンチェスタ
符号に変換するものであり、その出力は残響制御回路４
０に与えられる。残響制御回路４０は受信部３１より得
られるＡＳＫ信号の残響を制御することにより信号をリ
ードライトヘッド３側に送出するものである。

【００１２】次にメモリカード１の受信部３１，３２と
信号切換回路３３及び速度判別回路３４の詳細な構成に
ついて図１を参照しつつ説明する。まず受信部３１は図
示のように高い第１の周波数に共振する共振回路５１と
その両端が接続される半波整流回路５２を有しており、
その出力は積分回路５３を介してコンパレータ５４に与
えられる。コンパレータ５４は入力信号を所定の閾値で
弁別し、ＡＳＫ変調された高周波信号を復調して基本ク
ロックを得るものである。半波整流回路５２及びコンパ
レータ５４の出力は夫々信号切換回路３３のマルチプレ
クサ５５，５６の一方の入力端Ｙ₀ に与えられる。

【００１３】一方このメモリカード１は更に低い第２の
周波数を受信する受信部３２を有している。受信部３２
は共振回路５７を有しており、その出力は高周波側の回
路と同様に半波整流回路５８，積分回路５９を介してコ
ンパレータ６０に与えられる。半波整流回路５８及びコ
ンパレータ６０の出力は夫々マルチプレクサ５５，５６
の他方の入力端Ｙ₁ に与えられている。更に高周波側の
共振回路５１には、全波整流回路６１とその出力を制限
するツェナダイオード及び平滑用のコンデンサを介して
電圧検出回路６２が接続される。これらのブロックは共
振回路５１にキャリア信号が受信されているかどうかに
よって通信速度を判別する速度判別回路３４を構成して
おり、その電圧検出出力は切換信号としてマルチプレク
サ５５，５６に与えられる。マルチプレクサ５５，５６
は高周波側のキャリアの受信の有無によって受信部３
１，３２のいずれかの入力信号を選択的に切換えるもの
であって、その出力は復調回路３５に与えられる。復調
回路３５においては図示のように、基本クロック信号Ｃ
ＬＫは立上り検出器６３とアンド回路６４及びインバー
タ６５に与えられる。アンド回路６４は半波整流出力と
マルチプレクサ５５の出力との論理積を得るものであっ
て、その出力をカウンタ６６に入力信号として与える。
カウンタ６６は立上り検出器６３の立上り検出毎にリセ
ットされ、後述するようにマンチェスタ符号で「Ｈ」レ
ベルが長く、デューティ比が大きいときのキャリア数で
はカウントアップし、デューティ比が短い「Ｌ」レベル
の信号ではカウントアップしないビット数を有してお
り、カウントアップ信号をＤ型フリップフロップ６７に
与える。ここでカウンタ６６の計数値は速度判別回路３
４の速度判別信号によって切換えられ、例えば高周波の
キャリアが得られている状態ではカウント数は１３、そ
の他の状態では２６のパルスが得られたときにカウント
アップするものとする。Ｄ型フリップフロップ６７はイ
ンバータ６５の出力の立下り毎にカウンタ６６のカウン
トアップ出力を保持してマンチェスタ符号ＭＡＮＩとし
て復号化回路３６に与えるものである。

【００１４】さて復号化回路３６は図５に示すように、
このマンチェスタ符号をクロック毎にシフトするシフト
レジスタ６８を有しており、その出力は一致回路６９に
与えられる。一致回路６９は同期信号ＳＹＮＣの固定値
との一致を判別するものであり、一致時にはＲＳフリッ
プフロップ７０にセット入力が与えられる。又基本クロ
ック信号ＣＬＫはＤフリップフロップから成る１／２分
周回路７１に与えられ、そのＱ出力はＤフリップフロッ
プ７２に与えられる。分周回路７１は基本クロック信号
の立上り毎にその状態が変化する分周回路であり、その
出力はＤフリップフロップ７２にクロック信号ＣＬＩＦ
として与えられる。Ｄフリップフロップ７２はＤ入力端
に復調回路３５によって復調されたマンチェスタ符号が
与えられ、フリップフロップ７０からのプリセット信号
が与えられた以後動作を開始し、マンチェスタ符号をＮ
ＲＺ信号に変換する保持回路である。このＮＲＺ信号及
びデータクロック信号ＣＬＩＦはメモリ制御部３７に与
えられる。

【００１５】図６は本実施例による残響制御回路４０の
構成を示す図である。本図において残響制御回路４０は
マルチプレクサ５５の出力を微少時間遅延させる抵抗Ｒ
１とコンデンサＣ１、抵抗Ｒ２とコンデンサＣ２を有し
ている。抵抗Ｒ１，コンデンサＣ１は第１の周波数の１
周期に相当する遅延時間を有しており、コンデンサＣ１
の端子はシュミットトリガ８１を介してマルチプレクサ
８２に与えられる。又抵抗Ｒ２とコンデンサＣ２は低い
第２の周波数の１周期に近い遅延時間を有し、その出力
はシュミットトリガ８３を介してマルチプレクサ８２に
与えられる。マルチプレクサ８２は速度判別回路３４の
出力によってこれらの遅延信号のいずれか一方を選択し
て、アンド回路８４に与える。アンド回路８４の他方の
入力端にはマルチプレクサ５５の出力が与えられてお
り、これらの論理積によってマルチプレクサ５５の立下
り後の一定時間の遅延信号を出力するものであり、その
出力はアンド回路８５に与えられる。アンド回路８５に
は符号化回路３９からの送出すべきマンチェスタ信号Ｍ
ＡＮＯが与えられている。アンド回路８５は送出すべき
データに応じて残響制御信号を生成するものであり、そ
の出力はＦＥＴ８６〜８９に与えられる。ＦＥＴ８６，
８７は共振回路５１の両端を短絡するものであり、ＦＥ
Ｔ８８，８９は共振回路５７の両端を短絡することによ
って残響を停止させるものである。

【００１６】図７は本実施例によるメモリカード１の構
成を示す外観図である。本図に示すようにメモリカード
１はカード型として構成されており、その中心部には電
子回路部９１を有し、その近傍に渦巻状のコイルＬ１が
設けられる。その外周には長方形状で数十ターンを持つ
低周波用のコイルＬ２を形成している。高周波用コイル
Ｌ１は近接した位置で用いるため小型のものであっても
よく、又低周波用コイルＬ２は一定距離離れた位置で非
接触でデータ通信を行うため大きい形状のコイルとして
いる。コイルＬ１は共振回路５１のコイル、コイルＬ２
は共振回路５７のコイルを夫々構成している。

【００１７】次に本実施例の動作について説明する。図
２（ａ）に示すように書込／読出制御器２にこのメモリ
カード１を挿入した状態では、書込／読出制御器２内で
共振回路５１に同調する周波数でキャリアが断続され、
ＡＳＫ変調によって信号が伝えられる。この場合にはこ
の高周波信号が全波整流回路６１によって整流されて一
定レベルの電圧が検出されるため、マルチプレクサ５
５，５６は入力Ｙo 側に切換えられる。従って高い周波
数側の受信部３１が動作し、その半波整流出力とコンパ
レータ５４の出力とが復調回路３５に伝えられる。復調
回路３５ではカウンタ６６のカウントアップ値が前述し
たように「１３」となる。さて書込／読出制御器２の送
出すべきＮＲＺ信号を図８（ａ）、マンチェスタ符号化
した信号を図８（ｂ）とすると、マンチェスタ符号に対
応してＡＳＫ変調された信号が図示のように出力され
る。ここでマンチェスタ符号でＨレベルの時刻t₁〜t₃の
間は第１のデューティ比、例えばデューティ比70％の信
号、Ｌレベルの時刻t₃〜t₅の間は第２のデューティ比、
例えば30％の信号としてクロック発振器１７のクロック
を断続することによってＡＳＫ変調を行って送信部１８
より図８（ｃ）に示す信号を出力する。そうすればメモ
リカード１の受信部３１によって受信され、信号切換回
路３３を介して復調回路３５に与えられる。そして復調
回路３５にはコンパレータ５４を介して図８（ｄ）に示
す基本クロックＣＬＫ及び半波整流回路の出力が与えら
れ、図８（ｇ）に示すようにデューティ比が70％ではカ
ウンタ６６がオーバーフローするためＨレベル、デュー
ティ比が30％の場合にはこれ以下であるためオーバーフ
ローしない信号が得られる。この信号の立上り（時刻
t₁，t₃，t₅・・・）を立上り検出器６３によって検出し
カウンタ６６にリセット信号として加えると共に、キャ
リアの半波整流出力との図８（ｅ）に示す論理積信号を
カウンタ６６に与える。従って図８（ｂ）においてマン
チェスタ符号がＨレベルのときにはカウンタ５７はカウ
ントアップし、Ｌレベルではカウントアップせず、立上
り毎にリセットされるためカウンタ５７より図８（ｇ）
に示すような信号が得られる。この信号を基本クロック
ＣＬＫの立下り（時刻t₂，t₄・・・）毎に保持すること
によって図８（ｈ）に示すようなマンチェスタ符号ＭＡ
ＮＩをメモリカード１の復調回路３５で再生することが
できる。

【００１８】さてこの信号は復号化回路３６のシフトレ
ジスタ６８に与えられる。この信号列があらかじめ定め
られた規定値と一致するときには、図９（ａ），（ｂ）
に示すように一致回路６９によりＳＹＮＣ信号が出力さ
れる。この信号によってフリップフロップ７０がセット
され図９（ｃ）に示すような信号が出力される。又分周
回路７１によって基本クロックがその立上り毎に分周さ
れてデータクロック信号が第図９（ｄ）のように得られ
る。この信号によりＤフリップフロップ７２で入力信号
を保持することによって図９（ｅ）に示すように図８
（ａ）と同一のＮＲＺの信号を得ることができる。

【００１９】このような動作は書込／読出制御器２では
なく、別のＩＤコントローラ４とリードライトヘッド３
との組合せによって、より低い周波数、例えば100ＫHz
の周波数を送出してもそれに対応してＡＳＫ信号が出力
される。この場合には速度判別回路３４からは高周波信
号が判別されないため、低周波側の受信部３２の信号が
前述した場合と同様に動作し復調回路３５に与えられ
る。この場合にはカウンタ６６は「２６」の計数値でカ
ウントアップするようにしておく。こうすれば低い周波
数でも同様にしてデータ伝送を行うことができ、しかも
パルス数が多いためノイズ等の影響を効果的に除去する
ことができる。本実施例では第１の周波数を１ＭHz、第
２の周波数を 100ＫHzとしており、しかもカウンタ６６
のカウントアップ値を変化させているため、これらの通
信速度の比を20倍とすることができる。

【００２０】尚本実施例はカウンタのカウントアップ値
を変化させて通信速度をより向上させるようにしている
が、これらは同一の値であってもよいことはいうまでも
ない。

【００２１】一方メモリカード１からデータを送信する
際には書込／読出制御器２又はリードライトヘッド４か
ら従来例と同様にデューティ比が50％の信号が出力され
る。そしてその周波数によって受信部３１又は３２のい
ずれかのコンパレータ５４，６０より包絡線信号が検出
され、マルチプレクサ５５によっていずれか一方が選択
される。この信号の立下り毎に残響制御回路４０の遅延
回路によって信号が遅延され、キャリアの周波数に応じ
た遅延時間のパルスによってアンド回路８４より残響制
御信号が得られる。この信号を送出すべきマンチェスタ
信号ＭＡＮＯとの論理積をとることによって共振回路５
１又は５７のいずれかの残響を制御している。

【００２２】こうすれば書込／読出制御器２の送信用コ
イルとメモリカード１とを密接させることによって高い
伝送速度で高速にデータ通信を行うことができ、メモリ
カード１へのデータの書込み等に有効となる。又メモリ
カードの使用時、例えば自動改札機等では、メモリの一
部の領域のみを読出し又は書込むだけで足りるため、非
接触で低速の伝送速度を選択することによって、種々の
用途にこの識別システムを適用することが容易となる。

【００２３】尚前述した第１実施例はメモリカード１内
に内蔵電池を有し、各部の電源はこの電池から供給され
るようにしている。しかしデータ伝送時の信号を整流し
て各部の電力を供給するように構成することもできる。
この場合には図１０に示すように共振回路５１には前述
した速度判別回路３４を設け、その出力を逆流防止用の
ダイオードＤ１を介して電源としてメモリカード１内の
各ブロックに供給する。低周波側でも同様にブリッジ回
路１０１とツェナダイオードＺＤ２及びコンデンサを設
け、低い周波数で信号が得られる場合にはこの信号を整
流して平滑し、ダイオードＤ２を介して電源端Ｖccに接
続する。こうすれば第１，第２の周波数のいずれか一方
から各部に電源を供給することができる。

【００２４】

【発明の効果】以上詳細に説明したように本発明によれ
ば、ＩＤコントローラ又は書込／読出制御器側で選択し
たデータ伝送速度となるようにメモリカード側で自動的
に通信速度を変化させることができる。この場合メモリ
カード内には夫々の周波数に応じた共振回路が設けられ
るため、そのＱを高く保つことができ、データ通信距離
を確保することができる。又通信速度の速度比も従来例
に比して十分大きくすることができる。更に多量のデー
タ伝送が必要な場合にはデータ切換を近接させて高速で
データ伝送を行い、通信距離を大きくする必要がある場
合には低速でデータ伝送を行うことによって、高い効率
でデータ伝送を行うことが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例によるメモリカードの受信部
と信号切換部及び速度判別回路，復調回路の構成を示す
ブロック図である。

【図２】本実施例が用いられる識別システムの全体構成
を示す概略図である。

【図３】本実施例のＩＤコントローラとリードライトヘ
ッドの構成を示すブロック図である。

【図４】本実施例によるメモリカードの全体構成を示す
ブロック図である。

【図５】本実施例の復号化回路の構成を示すブロック図
である。

【図６】本実施例の残響制御回路の構成を示すブロック
図である。

【図７】本実施例によるメモリカードの構成を示す正面
図である。

【図８】本実施例の動作を示すタイムチャート（その
１）である。

【図９】本実施例の動作を示すタイムチャート（その
２）である。

【図１０】本発明の第２実施例によるメモリカードの主
要部を示す回路図である。

【符号の説明】

１ メモリカード ２ 書込／読出制御器 ３ リードライトヘッド ４ ＩＤコントローラ ３１，３２ 受信部 ３３ 信号切換回路 ３４ 速度判別回路 ３５ 復調回路 ３６ 復号化回路 ３７ メモリ制御部 ３８ メモリ ３９ 符号化回路 ４０ 残響制御回路 ５１，５７ 共振回路 ５５，５６，８２ マルチプレクサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データを保持するメモリカードと、前記
   メモリカードにデータを書込み又は読出す書込／読出制
   御ユニットと、を具備する識別システムであって、 前記メモリカードは、 メモリと、 第１の周波数に共振する共振回路を含みＡＳＫ変調信号
   を受信する第１の受信部と、 第２の周波数に共振する共振回路を含みＡＳＫ変調信号
   を受信する第２の受信部と、 前記第１，第２の受信部のうち一方の受信部の出力レベ
   ルに基づいて前記第１，第２の受信部の出力を切換える
   信号切換手段と、 前記信号切換手段より得られる受信信号のうち各周期毎
   にＡＳＫ変調信号のクロック数を計数することによって
   信号を復調すると共に、その包絡線出力によってクロッ
   ク信号を復調する復調回路と、 前記復調回路より得られるコマンド及びデータに基づい
   てメモリへのデータを書込み又は読出すメモリ制御部
   と、 前記メモリ制御部より読出された信号によって前記受信
   部より得られる信号の残響を制御する残響制御回路と、
   を具備するものであり、 前記書込／読出制御ユニットは第１又は第２の周波数を
   キャリアとする信号を断続することによってメモリカー
   ド側に信号を伝送するものであることを特徴とする識別
   システム。