JPH04124844A - 半導体装置のボンディングパッド電極の構造 - Google Patents

半導体装置のボンディングパッド電極の構造

Info

Publication number
JPH04124844A
JPH04124844A JP2243799A JP24379990A JPH04124844A JP H04124844 A JPH04124844 A JP H04124844A JP 2243799 A JP2243799 A JP 2243799A JP 24379990 A JP24379990 A JP 24379990A JP H04124844 A JPH04124844 A JP H04124844A
Authority
JP
Japan
Prior art keywords
wiring
bonding pad
wirings
pad electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2243799A
Other languages
English (en)
Other versions
JP2863287B2 (ja
Inventor
Kazuo Matsumura
和夫 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2243799A priority Critical patent/JP2863287B2/ja
Publication of JPH04124844A publication Critical patent/JPH04124844A/ja
Application granted granted Critical
Publication of JP2863287B2 publication Critical patent/JP2863287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、詳細には半導体装置のワイ
ヤボンディングパッド電極の構造に関スる。
〔従来の技術〕
半導体チップ上のパッドとパッケージ上の外部リードと
を金線またはアルミニウム線を用いて結線する際に用い
られるワイヤボンディングパッド電極の従来の構造の一
例を平面および断面図として第３図に、そして他の例を
同様にして第４図に示す。
第３図の例においては半導体基板１の上に絶縁ｙ２を設
け、その上に配線用の例えばアルミニウム膜３を形成し
、その上の表面保護絶縁膜４に窓を明けてその部分のア
ルミニウム膜３をワイヤボンディングパッド電極５とし
ている。また第４図の例では絶縁膜２の上のアルミニウ
ム膜３の上に、中間絶縁膜２′を設け、それにスルーホ
ール６を形成し、このスルーホール６を通じてアルミニ
ウム膜３と一体化するアルミニウム膜をその部分にのみ
与え、そして窓５を有する表面保護絶縁膜４を設けてい
る。これら半導体チップ内に配線が複数の層として形成
されている場合の配線の眉間相互接続に広く用いられて
いる。
〔発明が解決しようとする課題〕
これら従来のワイヤボンディングパッド電極の構造にお
いては、半導体装置の機能を有する内部能動素子に信号
を与えあるいはそれらから信号を得るための電極である
ボンデイングパソドの数は一般にそれら信号の数に対応
している。例えば、内部能動素子の内、同一の外部信号
を入力とする素子に対しては夫々その信号用のワイヤボ
ンディングパッド電極を設けなくてはならず、半導体チ
ップの面積に対する電極面積はかなり大きな率となる。
また、ワイヤボンディングは夫々のボンディングパッド
電極について行わねばならないため、実装工程が複雑な
ものとなる。
本発明の目的は１個のボンディングパッド電極に対し複
数の配線を接続しうるボンディングパッド電極の構造を
提供し、所要ボンディングパッド電極数を減少させ、そ
れによりその半導体チップに対する占有率を低下させる
と共に、ワイヤボンディング工程を簡略化することであ
る。
〔課題を解決するための手段〕
複数の能動素子層に形成されて同一の信号を入力とする
能動素子を有する半導体装置において一つの層における
そのような能動素子からの配線であってその装置のボン
ディングパッド電極の領域において接近したものとその
上の少くとも１つの層の能動素子からの配線であって上
記ボンディングパッド電極の領域にある配線をそれらの
眉間の中間絶縁層に設けたスルーホールにより接続し、
上側の層の配線をボンディングパッド電極として使用す
る。
〔作　用〕
下の層の複数の配線と上の層の配線の内、共通としうる
ものがボンディングパッド電極領域において１個のボン
ディングパッド電極に接続される。
〔実施例〕
第１図（Ａ）は本発明の一実施例によるワイヤボンディ
ングパッド電極構造を示す断面図であり、第１図（Ｂ）
はその平面図である。
第１図（Ａ）において、半導体基板２１の上に絶縁膜２
２が形成され、その上に第１の配線層が設けられる。こ
の配線層において共通としうる配線２６．２７が１つの
ワイヤボンディングパッド電極の形成されるべき個所に
接近して置かれている。
この配線層の上に、スルーホール２９を有する中間絶縁
膜２２′が形成されその上に第２の配線層における配線
２３が配置される。配線２６と２７はスルーホール２９
を介して配！２３と接続する。
更にその上に窓（２５）を有する表面保護絶縁膜２４が
形成され、それにより露出した配線２３０部分でワイヤ
ボンディングパッド電極２５が形成される。その結果、
第１図（Ｂ）に示すように、３個の配ｗＡ２６，２７お
よび２３が共通に接続した１個のワイヤボンディング電
極２５が得られる。
第２図は本発明の第二の実施例によるワイヤボンディン
グパッド電極の断面図である。絶縁膜２２上の第１層配
線２６の上にスルーホール２９を有する中間絶縁膜２２
′が配置され、第２層配線２７と２８がその上に形成さ
れており、配線２８はスルーホール２９を通じて配線２
６と接続している。
この第２層配線の上にはスルーホール３０を有する中間
絶縁膜２２′が形成され、その上に第３層配線２３が配
置されてスルーホール３０を通じて第２層配線２７と２
８に接続する。
この第３層配線２３の上に、窓（２５）を有する表面保
護絶縁膜２４が形成され、窓（２５）内で露出する第３
層配線２３により少くとも４個の配線を接続する１個の
ワイヤボンディングパッド電極２５がつくられる。
〔発明の効果〕
本発明によれば、１個のワイヤボンディングパッド電極
に各層の共通化しうる配線が接続する。
従って引き出し電極の数が多くてもパッド電極の数を少
くすることが出来、半導体チップ面積を減少するための
内部能動素子の配列及びボンディングパッド電極の配列
を可能にする。また、同一パッド電極から分離配線が可
能となるので大電流を要する内部能動素子群を集約出来
る。更にラップ面積が縮小化しうるから有限寸法のウェ
ハから得られるチップの数の増加が期待出来る。
また、ワイヤボンディング数が減少することから材料経
済に有利であり、またボンディング時間も短縮される。
【図面の簡単な説明】
第１図（Ａ）および（Ｂ）は本発明の一実施例を示す断
面図および平面図、第２図は本発明の他の実施例を示す
断面図、第３図（Ａ）、　　（Ｂ）は従来のボンディン
グパッド電極の一例を示す平面及び断面図、第４図（Ａ
）、　　（Ｂ）は他の従来の構造を示す平面および断面
図である。 ２１・・・半導体基板、２２・・・絶縁膜、２２′・・
・中間絶縁膜、２３，２６，２７．２８・・・配線、２
９３０・・・スルーホール、２４・・・表面保護絶縁膜
。 特許出願人　　沖電気工業株式会社 （Ａｌ （日） 第 図 本発日目のイレ寅ヵセ、イタリを示す口笛 図 第 ４゜ 図

Claims (1)

  1. 【特許請求の範囲】 複数の層として形成され配線を有する半導体装置におい
    て、 少くとも１層の配線の内、共通としうる、接近した配線
    が、その上の、ボンディングパッドを兼ねる配線と、そ
    の間に介在する中間絶縁膜に形成したスルーホールによ
    り接続されるごとくなったことを特徴とする半導体装置
    のボンディングパッド電極の構造。
JP2243799A 1990-09-17 1990-09-17 半導体装置のボンディングパッド電極の構造 Expired - Fee Related JP2863287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2243799A JP2863287B2 (ja) 1990-09-17 1990-09-17 半導体装置のボンディングパッド電極の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2243799A JP2863287B2 (ja) 1990-09-17 1990-09-17 半導体装置のボンディングパッド電極の構造

Publications (2)

Publication Number Publication Date
JPH04124844A true JPH04124844A (ja) 1992-04-24
JP2863287B2 JP2863287B2 (ja) 1999-03-03

Family

ID=17109122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2243799A Expired - Fee Related JP2863287B2 (ja) 1990-09-17 1990-09-17 半導体装置のボンディングパッド電極の構造

Country Status (1)

Country Link
JP (1) JP2863287B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183326A (ja) * 1993-12-24 1995-07-21 Nec Corp ボンディング用パッド及びその製造方法
US7026721B2 (en) * 1999-11-18 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of improving copper pad adhesion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183326A (ja) * 1993-12-24 1995-07-21 Nec Corp ボンディング用パッド及びその製造方法
US7026721B2 (en) * 1999-11-18 2006-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of improving copper pad adhesion

Also Published As

Publication number Publication date
JP2863287B2 (ja) 1999-03-03

Similar Documents

Publication Publication Date Title
US5473514A (en) Semiconductor device having an interconnecting circuit board
JPH06151685A (ja) Ｍｃｐ半導体装置
JP2002033441A (ja) 半導体装置
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
JP2000101016A (ja) 半導体集積回路装置
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
JP2001156251A (ja) 半導体装置
JPH0613525A (ja) 半導体装置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JP2737318B2 (ja) 混成集積回路装置
JP3608393B2 (ja) 半導体装置
JP2785324B2 (ja) マルチチップパッケージ構造
US5510654A (en) Semiconductor device and method of fabricating same
JP2982182B2 (ja) 樹脂封止型半導体装置
JP2863287B2 (ja) 半導体装置のボンディングパッド電極の構造
JP3255896B2 (ja) チップ・オン・チップ構造の半導体装置
JPH04199563A (ja) 半導体集積回路用パッケージ
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPH0770666B2 (ja) 集積回路装置実装パツケ−ジ
JPS62202532A (ja) 半導体装置
JPH03169032A (ja) 半導体装置
JPH06349875A (ja) 半導体装置
JPH11307483A (ja) 半導体装置の製法および半導体装置
JP2596246B2 (ja) 半導体集積回路装置
JPH0380548A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees