JPH11307483A - 半導体装置の製法および半導体装置 - Google Patents
半導体装置の製法および半導体装置Info
- Publication number
- JPH11307483A JPH11307483A JP10109700A JP10970098A JPH11307483A JP H11307483 A JPH11307483 A JP H11307483A JP 10109700 A JP10109700 A JP 10109700A JP 10970098 A JP10970098 A JP 10970098A JP H11307483 A JPH11307483 A JP H11307483A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- semiconductor device
- lead
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップが配線変更されてもパッケージや配線
基板等を変更しなくて済むような半導体装置を提供す
る。 【解決手段】 半導体ウェハにチップ１を形成する際
に、スクライブ線領域１３にボンデイングパッド２と同
じ導電性材料からなる、不連続線状パターンを形成し中
継パッド１４とする。パッケージする際に、チップ１の
センタパッド２ａと中継パッド１４、および中継パッド
１４とリード４とをそれぞれワイヤボンディングする。
基板等を変更しなくて済むような半導体装置を提供す
る。 【解決手段】 半導体ウェハにチップ１を形成する際
に、スクライブ線領域１３にボンデイングパッド２と同
じ導電性材料からなる、不連続線状パターンを形成し中
継パッド１４とする。パッケージする際に、チップ１の
センタパッド２ａと中継パッド１４、および中継パッド
１４とリード４とをそれぞれワイヤボンディングする。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ変更に伴う
パッケージ変更が不要となるようにした半導体装置の製
法およびその製法を用いて得られる半導体装置に関す
る。
パッケージ変更が不要となるようにした半導体装置の製
法およびその製法を用いて得られる半導体装置に関す
る。
【０００２】
【従来の技術】図４〜６は従来の半導体装置を示すもの
で、図４はＬＯＣ（LEAD ON CHIP）構造のＢＧＡ（BALL
GRID ARRAY）タイプ半導体装置の例を示す模式断面
図、図５はＣＯＬ（CHIP ON LEAD）構造のＢＧＡタイプ
半導体装置の例を示す模式断面図、図６は半導体ウェハ
の上面を示した概略平面図である。図４および図５の例
の半導体装置において、チップ２１，３１上面にボンデ
イングパッド２２，３２が配置されており、ボンデイン
グパッド２２，３２以外の表面は絶縁材料からなる保護
膜２３，３３で覆われている。
で、図４はＬＯＣ（LEAD ON CHIP）構造のＢＧＡ（BALL
GRID ARRAY）タイプ半導体装置の例を示す模式断面
図、図５はＣＯＬ（CHIP ON LEAD）構造のＢＧＡタイプ
半導体装置の例を示す模式断面図、図６は半導体ウェハ
の上面を示した概略平面図である。図４および図５の例
の半導体装置において、チップ２１，３１上面にボンデ
イングパッド２２，３２が配置されており、ボンデイン
グパッド２２，３２以外の表面は絶縁材料からなる保護
膜２３，３３で覆われている。
【０００３】図４に示すようなＬＯＣ（LEAD ON CHIP）
構造の半導体装置は、チップ２１の上面の中央部にボン
デイングパッド２が配置されている。このようにチップ
２の中央部付近に配置されたボンデイングパッド２２を
本明細書ではセンタパッドという。またチップ２１の上
面には、複数のリード２４を備えたパッケージのリード
フレームが接着テープ２５によって接着されており、セ
ンタパッド２２とリード２４とがワイヤ２８によってワ
イヤボンデイングされている。またこのようなパッケー
ジ全体は樹脂２６で封止されており、リード２４と接し
かつ一部が樹脂２６から突出するように設けられたボー
ル２７によって外部のプリント基板（図示せず）などに
電気的に接続されるように構成されている。
構造の半導体装置は、チップ２１の上面の中央部にボン
デイングパッド２が配置されている。このようにチップ
２の中央部付近に配置されたボンデイングパッド２２を
本明細書ではセンタパッドという。またチップ２１の上
面には、複数のリード２４を備えたパッケージのリード
フレームが接着テープ２５によって接着されており、セ
ンタパッド２２とリード２４とがワイヤ２８によってワ
イヤボンデイングされている。またこのようなパッケー
ジ全体は樹脂２６で封止されており、リード２４と接し
かつ一部が樹脂２６から突出するように設けられたボー
ル２７によって外部のプリント基板（図示せず）などに
電気的に接続されるように構成されている。
【０００４】また図５に示すようなＣＯＬ（CHIP ON LE
AD）構造の半導体装置は、チップ３１の上面の周縁部に
ボンデイングパッド３２が配置されている。またチップ
３１の下面には、複数のリード３４を備えたパッケージ
のリードフレームが接着テープ３５によって接着されて
おり、ボンデイングパッド３２とリード３４とがワイヤ
３８によってワイヤボンデイングされている。またこの
構成においてもパッケージ全体は樹脂３６で封止されて
おり、リード３４と接しかつ一部が樹脂３６から突出す
るように設けられたボール３７によって外部のプリント
基板（図示せず）などに電気的に接続されるように構成
されている。
AD）構造の半導体装置は、チップ３１の上面の周縁部に
ボンデイングパッド３２が配置されている。またチップ
３１の下面には、複数のリード３４を備えたパッケージ
のリードフレームが接着テープ３５によって接着されて
おり、ボンデイングパッド３２とリード３４とがワイヤ
３８によってワイヤボンデイングされている。またこの
構成においてもパッケージ全体は樹脂３６で封止されて
おり、リード３４と接しかつ一部が樹脂３６から突出す
るように設けられたボール３７によって外部のプリント
基板（図示せず）などに電気的に接続されるように構成
されている。
【０００５】上記のような半導体装置は、センタパッド
２２とリード２４、またはボンデイングパッド３２とリ
ード３４とをそれぞれ電気的に接続するためのワイヤ２
８（３８）が短くなるような構成となっている。ワイヤ
ボンデイングのためのワイヤ２８（３８）が長いと、樹
脂２６（３６）で封止する際にワイヤ２８（３８）が曲
がり易く、ワイヤ２８（３８）間でショートし易くなる
という問題が生じるが、上記のような構成とすることに
よってこれを防止することができる。ところで従来より
個々のチップ２１（３１）は、図６に示すように、半導
体ウェハ上に多数配列されたチップ領域４１に回路素子
を形成した後、隣合うチップ領域４１間のスクライブ線
領域４２にて、ダイシングにより個々のチップ領域４１
を分離することによって作製される。
２２とリード２４、またはボンデイングパッド３２とリ
ード３４とをそれぞれ電気的に接続するためのワイヤ２
８（３８）が短くなるような構成となっている。ワイヤ
ボンデイングのためのワイヤ２８（３８）が長いと、樹
脂２６（３６）で封止する際にワイヤ２８（３８）が曲
がり易く、ワイヤ２８（３８）間でショートし易くなる
という問題が生じるが、上記のような構成とすることに
よってこれを防止することができる。ところで従来より
個々のチップ２１（３１）は、図６に示すように、半導
体ウェハ上に多数配列されたチップ領域４１に回路素子
を形成した後、隣合うチップ領域４１間のスクライブ線
領域４２にて、ダイシングにより個々のチップ領域４１
を分離することによって作製される。
【０００６】
【発明が解決しようとする課題】しかしながら従来の構
成の半導体装置にあっては、チップの回路配線が変更さ
れ、ボンデイングパッドの位置が変更された場合には、
ワイヤボンデイングのためのワイヤが長くなるのを避け
るためにパッケージを変更することが必要であり、さら
にはパッケージを実装する配線基板まで変更することが
必要となるため、コストが高くなるという問題があっ
た。
成の半導体装置にあっては、チップの回路配線が変更さ
れ、ボンデイングパッドの位置が変更された場合には、
ワイヤボンデイングのためのワイヤが長くなるのを避け
るためにパッケージを変更することが必要であり、さら
にはパッケージを実装する配線基板まで変更することが
必要となるため、コストが高くなるという問題があっ
た。
【０００７】本発明は前記事情に鑑みてなされたもの
で、チップが配線変更されてもパッケージや配線基板等
を変更しなくて済むような半導体装置を提供することを
目的とする。
で、チップが配線変更されてもパッケージや配線基板等
を変更しなくて済むような半導体装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明の半導体装置の製法は、半導体ウェハにチップ
を形成する際に、スクライブ線領域にボンデイングパッ
ドと同じ導電性材料からなる中継パッドを形成すること
を特徴とする。前記中継パッドは、スクライブ線領域に
沿う不連続な線状パターンとすることが好ましい。また
本発明の半導体装置は、チップ領域の外方のスクライブ
線領域にボンデイングパッドと同じ導電性材料からなる
中継パッドが設けられていることを特徴とする。本発明
の半導体装置は、チップのセンタパッドと前記中継パッ
ド、および該中継パッドとリードとがそれぞれワイヤボ
ンディングすることができる。
に本発明の半導体装置の製法は、半導体ウェハにチップ
を形成する際に、スクライブ線領域にボンデイングパッ
ドと同じ導電性材料からなる中継パッドを形成すること
を特徴とする。前記中継パッドは、スクライブ線領域に
沿う不連続な線状パターンとすることが好ましい。また
本発明の半導体装置は、チップ領域の外方のスクライブ
線領域にボンデイングパッドと同じ導電性材料からなる
中継パッドが設けられていることを特徴とする。本発明
の半導体装置は、チップのセンタパッドと前記中継パッ
ド、および該中継パッドとリードとがそれぞれワイヤボ
ンディングすることができる。
【０００９】
【発明の実施の形態】図１〜３は本発明の半導体装置の
実施例を示したもので、図１は半導体ウェハの上面を示
した概略平面図、図２はワイヤボンデイングされた状態
のチップを示す概略斜視図、図３はパッケージされた半
導体装置の模式断面図である。半導体ウェハ１１上面の
チップ領域１２には回路素子が形成されており、必要に
応じた所定の位置にワイヤボンデイングのためのボンデ
イングパッド２が配置されている（図２参照）。また隣
合うチップ領域１２の間のスクライブ線領域１３には中
継パッド１４が形成されている。中継パッド１４はボン
デイングパッド２と同じ導電性材料からなり、例えばア
ルミ層で構成される。中継パッド１４の形状を、図１に
示すようなスクライブ線領域１３に沿った不連続な線状
パターンとすれば、半導体ウェハ１１のダイシング時の
スクライブ線としても機能するので好ましい。この中継
パッド１４は、半導体ウェハ１１上に回路素子を形成す
る際に、ボンデイングパッド２となる配線金属層を形成
するのと同時に形成することができる。
実施例を示したもので、図１は半導体ウェハの上面を示
した概略平面図、図２はワイヤボンデイングされた状態
のチップを示す概略斜視図、図３はパッケージされた半
導体装置の模式断面図である。半導体ウェハ１１上面の
チップ領域１２には回路素子が形成されており、必要に
応じた所定の位置にワイヤボンデイングのためのボンデ
イングパッド２が配置されている（図２参照）。また隣
合うチップ領域１２の間のスクライブ線領域１３には中
継パッド１４が形成されている。中継パッド１４はボン
デイングパッド２と同じ導電性材料からなり、例えばア
ルミ層で構成される。中継パッド１４の形状を、図１に
示すようなスクライブ線領域１３に沿った不連続な線状
パターンとすれば、半導体ウェハ１１のダイシング時の
スクライブ線としても機能するので好ましい。この中継
パッド１４は、半導体ウェハ１１上に回路素子を形成す
る際に、ボンデイングパッド２となる配線金属層を形成
するのと同時に形成することができる。
【００１０】図２および図３に示す半導体装置は、図１
に示す半導体ウェハ１１をダイシングして得られたチッ
プ１を用いたものである。チップ１上面の周縁部はスク
ライブ線領域１３であり、ここに中継パッド１４が配置
されている。スクライブ線領域１３の内方はチップ領域
１２であり、ここには回路素子が形成されており、必要
に応じた所定の位置にボンデイングパッド２が設けられ
ている。チップ領域１２のボンデイングパッド２以外の
表面は、ポリイミドなどの絶縁材料からなる保護膜３で
覆われている。
に示す半導体ウェハ１１をダイシングして得られたチッ
プ１を用いたものである。チップ１上面の周縁部はスク
ライブ線領域１３であり、ここに中継パッド１４が配置
されている。スクライブ線領域１３の内方はチップ領域
１２であり、ここには回路素子が形成されており、必要
に応じた所定の位置にボンデイングパッド２が設けられ
ている。チップ領域１２のボンデイングパッド２以外の
表面は、ポリイミドなどの絶縁材料からなる保護膜３で
覆われている。
【００１１】またチップ１の下面には、パッケージのリ
ードフレーム（リード４）が接着テープ５によって接着
されている。リードフレームは複数のリード４を備えた
もので、各リード４は、チップ１上面の中継パッド１４
にそれぞれ対向する位置に、リード４の一部４ａがチッ
プ１の外方に突出するように配されている。そして、リ
ード４の突出部分４ａとチップ１上面のボンデイングパ
ッド２とが、それぞれワイヤ８を用いて電気的に接続さ
れているが、チップ１上面の中央部に配置されたセンタ
パッド２ａは、これと適宜の中継パッド１４とがワイヤ
ボンデイングされ、その中継パッド１４とリード４とが
ワイヤボンデイングされている。すなわち、センタパッ
ド２ａは、中継パッド１４を介してリード４と電気的に
接続されている。また比較的チップ１上面の周辺部に近
い位置に配置されたボンデイングパッド２ｂは直接リー
ド４とワイヤボンデイングされている。
ードフレーム（リード４）が接着テープ５によって接着
されている。リードフレームは複数のリード４を備えた
もので、各リード４は、チップ１上面の中継パッド１４
にそれぞれ対向する位置に、リード４の一部４ａがチッ
プ１の外方に突出するように配されている。そして、リ
ード４の突出部分４ａとチップ１上面のボンデイングパ
ッド２とが、それぞれワイヤ８を用いて電気的に接続さ
れているが、チップ１上面の中央部に配置されたセンタ
パッド２ａは、これと適宜の中継パッド１４とがワイヤ
ボンデイングされ、その中継パッド１４とリード４とが
ワイヤボンデイングされている。すなわち、センタパッ
ド２ａは、中継パッド１４を介してリード４と電気的に
接続されている。また比較的チップ１上面の周辺部に近
い位置に配置されたボンデイングパッド２ｂは直接リー
ド４とワイヤボンデイングされている。
【００１２】このようなパッケージ全体は樹脂６で封止
されるとともに、リード４の下にはリード４と接しかつ
一部が樹脂６から突出するようにボール７が設けられ、
このボール７を介して外部のプリント基板（図示せず）
などに電気的に接続できるように構成されている。
されるとともに、リード４の下にはリード４と接しかつ
一部が樹脂６から突出するようにボール７が設けられ、
このボール７を介して外部のプリント基板（図示せず）
などに電気的に接続できるように構成されている。
【００１３】このような構成の半導体装置にあっては、
チップ１のセンタパッド２ａとリード４との電気的接続
を、中継パッド１４を中継とするワイヤボンデイングに
よって行うことができるので、センタパッド２ａを有す
るチップ１に対して、ＬＯＣ構造とせずにＣＯＬ構造と
しても電気的接続に使用されるワイヤ８を短くすること
ができる。これにより、樹脂６による封止時にワイヤが
樹脂６から受ける力を小さくすることができ、ワイヤ８
の曲がりを低減することができる。またチップ１の比較
的周縁部に近い位置のボンデイングパッド２ｂは、中継
パッド１４を使用しなくても短いワイヤ８でリード４と
電気的に接続させることができるので、ＣＯＬ構造とす
ることに問題はない。よって、チップ１上面においてボ
ンデイングパッド２がどのように配置されていても、チ
ップ１の周縁に中継パッド１４を設けることによって、
中央部に近いもの（センタパッド２ａ）は中継パッド１
４を介して、また周縁部に近いものは直接リード４とワ
イヤボンデイングできるので、チップ１の回路配線が変
更されても、リード４の配置を変更する必要はなく、パ
ッケージを変更しなくて済む。また中継パッド１４は半
導体ウェハ１１のスクライブ線領域１３に設けられるの
で、ダイシングの際にはスクライブ線として用いること
ができる。さらに中継パッド１４はボンデイングパッド
２と同じ導電性材料で構成されるので、ボンデイングパ
ッド２形成時に同時に形成することができるので、半導
体装置の製造工程に特に変更を加えることなく形成する
ことができる。
チップ１のセンタパッド２ａとリード４との電気的接続
を、中継パッド１４を中継とするワイヤボンデイングに
よって行うことができるので、センタパッド２ａを有す
るチップ１に対して、ＬＯＣ構造とせずにＣＯＬ構造と
しても電気的接続に使用されるワイヤ８を短くすること
ができる。これにより、樹脂６による封止時にワイヤが
樹脂６から受ける力を小さくすることができ、ワイヤ８
の曲がりを低減することができる。またチップ１の比較
的周縁部に近い位置のボンデイングパッド２ｂは、中継
パッド１４を使用しなくても短いワイヤ８でリード４と
電気的に接続させることができるので、ＣＯＬ構造とす
ることに問題はない。よって、チップ１上面においてボ
ンデイングパッド２がどのように配置されていても、チ
ップ１の周縁に中継パッド１４を設けることによって、
中央部に近いもの（センタパッド２ａ）は中継パッド１
４を介して、また周縁部に近いものは直接リード４とワ
イヤボンデイングできるので、チップ１の回路配線が変
更されても、リード４の配置を変更する必要はなく、パ
ッケージを変更しなくて済む。また中継パッド１４は半
導体ウェハ１１のスクライブ線領域１３に設けられるの
で、ダイシングの際にはスクライブ線として用いること
ができる。さらに中継パッド１４はボンデイングパッド
２と同じ導電性材料で構成されるので、ボンデイングパ
ッド２形成時に同時に形成することができるので、半導
体装置の製造工程に特に変更を加えることなく形成する
ことができる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
チップの回路配線が変更され、ボンデイングパッドの位
置が変更されても、ボンデイングパッドとリードとの距
離が長い場合には中継パッドを中継させることによって
短いワイヤでワイヤボンデイングすることができる。し
たがって、チップの配線変更に伴うパッケージの変更お
よび実装される配線基板の変更が不要となるので、従来
のパッケージを使用することができ、また新たな設備投
資も不要となり、製造コストを大幅に低減させることが
できる。
チップの回路配線が変更され、ボンデイングパッドの位
置が変更されても、ボンデイングパッドとリードとの距
離が長い場合には中継パッドを中継させることによって
短いワイヤでワイヤボンデイングすることができる。し
たがって、チップの配線変更に伴うパッケージの変更お
よび実装される配線基板の変更が不要となるので、従来
のパッケージを使用することができ、また新たな設備投
資も不要となり、製造コストを大幅に低減させることが
できる。
【図１】 本発明の半導体装置の実施例を示したもの
で、半導体ウェハの上面を示す概略平面図である。
で、半導体ウェハの上面を示す概略平面図である。
【図２】 本発明の半導体装置の実施例を示したもの
で、ワイヤボンデイングされた状態のチップを示す概略
斜視図である。
で、ワイヤボンデイングされた状態のチップを示す概略
斜視図である。
【図３】 本発明の半導体装置の実施例を示したもの
で、パッケージされた半導体装置の模式断面図である。
で、パッケージされた半導体装置の模式断面図である。
【図４】 従来のＬＯＣ構造ＢＧＡタイプ半導体装置の
例を示す模式断面図である。
例を示す模式断面図である。
【図５】 従来のＣＯＬ構造ＢＧＡタイプ半導体装置の
例を示す模式断面図である。
例を示す模式断面図である。
【図６】 従来の半導体ウェハの上面を示した概略平面
図である。
図である。
【符号の説明】 １…チップ、２…ボンデイングパッド、２ａ…センタパ
ッド、４…リード、８…ワイヤ、１１…半導体ウェハ、
１２…チップ領域、１３…スクライブ線領域、１４…中
継パッド
ッド、４…リード、８…ワイヤ、１１…半導体ウェハ、
１２…チップ領域、１３…スクライブ線領域、１４…中
継パッド
Claims (4)
- 【請求項１】 半導体ウェハにチップを形成する際に、
スクライブ線領域にボンデイングパッドと同じ導電性材
料からなる中継パッドを形成することを特徴とする半導
体装置の製法。 - 【請求項２】 前記中継パッドをスクライブ線領域に沿
う不連続な線状パターンとすることを特徴とする請求項
１記載の半導体装置の製法。 - 【請求項３】 チップ領域の周縁部のスクライブ線領域
にボンデイングパッドと同じ導電性材料からなる中継パ
ッドが設けられていることを特徴とする半導体装置。 - 【請求項４】 チップのセンタパッドと前記中継パッ
ド、および該中継パッドとリードとがそれぞれワイヤボ
ンディングされていることを特徴とする請求項３記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109700A JP2885786B1 (ja) | 1998-04-20 | 1998-04-20 | 半導体装置の製法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109700A JP2885786B1 (ja) | 1998-04-20 | 1998-04-20 | 半導体装置の製法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2885786B1 JP2885786B1 (ja) | 1999-04-26 |
| JPH11307483A true JPH11307483A (ja) | 1999-11-05 |
Family
ID=14517003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109700A Expired - Lifetime JP2885786B1 (ja) | 1998-04-20 | 1998-04-20 | 半導体装置の製法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885786B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245319A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置及び半導体チップ |
| JP2010087403A (ja) * | 2008-10-02 | 2010-04-15 | Elpida Memory Inc | 半導体装置 |
| US8053278B2 (en) * | 2000-09-28 | 2011-11-08 | Oki Semiconductor Co., Ltd. | Multi-chip package type semiconductor device |
-
1998
- 1998-04-20 JP JP10109700A patent/JP2885786B1/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053278B2 (en) * | 2000-09-28 | 2011-11-08 | Oki Semiconductor Co., Ltd. | Multi-chip package type semiconductor device |
| JP2006245319A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置及び半導体チップ |
| JP2010087403A (ja) * | 2008-10-02 | 2010-04-15 | Elpida Memory Inc | 半導体装置 |
| US8378507B2 (en) | 2008-10-02 | 2013-02-19 | Elpida Memory, Inc. | Semiconductor device and method of bonding wires between semiconductor chip and wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885786B1 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179803B1 (ko) | 리드노출형 반도체 패키지 | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US7671451B2 (en) | Semiconductor package having double layer leadframe | |
| US6518655B2 (en) | Multi-chip package-type semiconductor device | |
| US7298032B2 (en) | Semiconductor multi-chip package and fabrication method | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JPH07312405A (ja) | 半導体装置 | |
| JP2002110898A (ja) | 半導体装置 | |
| US20120217657A1 (en) | Multi-chip module package | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| US20070166882A1 (en) | Methods for fabricating chip-scale packages having carrier bonds | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH10214933A (ja) | 半導体装置とその製造方法 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP3169072B2 (ja) | 半導体装置 | |
| KR940008060A (ko) | 반도체 집적회로 장치 | |
| JPH0437050A (ja) | 樹脂封止型半導体装置 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 |