JPH04124865A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH04124865A JPH04124865A JP24532790A JP24532790A JPH04124865A JP H04124865 A JPH04124865 A JP H04124865A JP 24532790 A JP24532790 A JP 24532790A JP 24532790 A JP24532790 A JP 24532790A JP H04124865 A JPH04124865 A JP H04124865A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- board
- package
- package substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ＩＣなどの半導体を実装した半導体パッケー
ジに関するものである。
ジに関するものである。
半導体パッケージは、パッケージ基板にＩＣ等の半導体
を搭載すると共に外部への接続端子となる複数本の端子
をパッケージ基板に取着し、そして半導体を樹脂で封止
することによって製造されている。 上記のようにして半導体パッケージを製造するにあたっ
て、パッケージ基板に端子を接続する際には、パッケー
ジ基板に対する端子の位置合わせをおこなう必要がある
。パッケージ基板に対する端子の取付位置がずれると、
パッケージ基板に設けた回路のうち所定の回路に端子を
接続することができなくなったり、他の回路に端子が短
絡されたりするおそれがあり、このために従来から各種
の治具等を用いてパッケージ基板に対する端子の位置合
わせをおこなうようにしていた。
を搭載すると共に外部への接続端子となる複数本の端子
をパッケージ基板に取着し、そして半導体を樹脂で封止
することによって製造されている。 上記のようにして半導体パッケージを製造するにあたっ
て、パッケージ基板に端子を接続する際には、パッケー
ジ基板に対する端子の位置合わせをおこなう必要がある
。パッケージ基板に対する端子の取付位置がずれると、
パッケージ基板に設けた回路のうち所定の回路に端子を
接続することができなくなったり、他の回路に端子が短
絡されたりするおそれがあり、このために従来から各種
の治具等を用いてパッケージ基板に対する端子の位置合
わせをおこなうようにしていた。
しかし、パッケージ基板に端子を取着するにあたって治
具等を用いると、半導体パッケージを組み立てる際の作
業工数が増えると共に作業が繁雑になるという問題があ
った。 本発明は上記の点に鑑みて為されたものであり、治具等
を用いる必要なくパッケージ基板の正確な位置に端子を
取着することができる半導体パッケージを提供すること
を目的とするものである。
具等を用いると、半導体パッケージを組み立てる際の作
業工数が増えると共に作業が繁雑になるという問題があ
った。 本発明は上記の点に鑑みて為されたものであり、治具等
を用いる必要なくパッケージ基板の正確な位置に端子を
取着することができる半導体パッケージを提供すること
を目的とするものである。
本発明は、半導体１を搭載したパッケージ基板２に端子
３を取着することによって形成される半導体バラゲージ
において、端子３の基部に位置決め部４を設け、位置決
め部４をパッケージ基板２の側面に当接させた状態で端
子３をパッケージ基板２に取着して成ることを特徴とす
るものである
３を取着することによって形成される半導体バラゲージ
において、端子３の基部に位置決め部４を設け、位置決
め部４をパッケージ基板２の側面に当接させた状態で端
子３をパッケージ基板２に取着して成ることを特徴とす
るものである
本発明にあっては、端子３の基部に位置決め部４を設け
、位置決め部４をパッケージ基板２の側面に当接させた
状態で端子３をパッケージ基板２に取着するようにして
いるために、パッケージ基板２の外形を基準として位置
決め部４でパッケージ基板２に対する端子３の基部の位
置決めをおこなうことができ、治具等を特に必要とする
ことなくパッケージ基板２の正確な位置に端子３を取着
することができる。
、位置決め部４をパッケージ基板２の側面に当接させた
状態で端子３をパッケージ基板２に取着するようにして
いるために、パッケージ基板２の外形を基準として位置
決め部４でパッケージ基板２に対する端子３の基部の位
置決めをおこなうことができ、治具等を特に必要とする
ことなくパッケージ基板２の正確な位置に端子３を取着
することができる。
以下本発明を実施例によって詳述する。
第１図は本発明の一実施例を示すものであってパッケー
ジ基板２はプリント配線板などで作成されるものであり
、その表面や内層に回路７が形成しである。また金属片
で作成される端子３の基部には、パッケージ基板２の外
形寸法に合わせた位置で長手方向に対して直角に屈曲し
て位置決め部４が形成しである。そしてパッケージ基板
２に端子３を取着するにあたっては、パッケージ基板２
の側端に位置決め部４を当接させて位置決めした状態で
、端子３の基端の接合部８をパッケージ基板２の表面の
パッド部９に半田１０等で接続固着させることによって
おこなうことができる。このように端子３をパッケージ
基板２に取着するにあたって、パッケージ基板２の側端
に位置決め部４が当接されることによって、端子３の接
合部８がパッケージ基板２の奥行き方向での位置決めが
なされ、接合部８をパッド部９に位置ずれなく正確に接
続させることができるものである。そして、パッケージ
基板２にその中央部にＩＣ等の半導体１を搭載して金線
等のワイヤー１３で回路７と接続することによって、回
路７及びパッド部９を介して端子３と接続し、さらに半
導体１やパッケージ基板２及び端子３の基部を樹脂で封
止することによって、半導体バラゲージに仕上げること
ができる。尚、上記実施例のように端子３の一部を屈曲
して位置決め部４を設けることによって、端子３の剛性
を高めることができるものである。また上記のように端
子３をパッケージ基板２に位置決めして取着できるため
に、パッケージ基板２に取着する複数本の各端子３，３
・・・の整列度を維持することができ、端子３同士が接
触して短絡が発生することを防止することもできる。 第２図は本発明の他の実施例を示すものであり、端子３
の位置決め部４を端子３の基部の屈曲した屈曲部３ａの
外周に樹脂モールドや樹脂塗布、樹脂テープの巻き付け
などで絶縁体１１を設けることによって形成しである。 このものでは、絶縁体１１がパッケージ基板２の側面に
当接されて端子３の位置決めがおこなわれるものであり
、従ってパッケージ基板２の側端面に内層の回路７が露
出していても、この回路７は端子３には接触することが
なく、端子３が回路７に短絡されることを防ぐことがで
きる。 第３図の実施例では、絶縁体１１を端子３にその長手方
向に対して直角に突出するよう゛に固着して、絶縁体１
１で位置決め部４を形成するようにしである。従ってこ
のものでは端子３を屈曲する必要がなく、真っすぐの形
状の端子３をパッケージ基板２に取着することができる
。 第４図の実施例は、位置決め部４を構成する絶縁体１１
をパッケージ基板２の側端縁に沿って長い板状に形成す
るようにしたものであり、このものでは絶縁体１１を封
止樹脂１２の流れ止めの堰として利用して、パッケージ
基板２の上に実装した半導体１を封止樹脂１２で封止す
ることができる。
ジ基板２はプリント配線板などで作成されるものであり
、その表面や内層に回路７が形成しである。また金属片
で作成される端子３の基部には、パッケージ基板２の外
形寸法に合わせた位置で長手方向に対して直角に屈曲し
て位置決め部４が形成しである。そしてパッケージ基板
２に端子３を取着するにあたっては、パッケージ基板２
の側端に位置決め部４を当接させて位置決めした状態で
、端子３の基端の接合部８をパッケージ基板２の表面の
パッド部９に半田１０等で接続固着させることによって
おこなうことができる。このように端子３をパッケージ
基板２に取着するにあたって、パッケージ基板２の側端
に位置決め部４が当接されることによって、端子３の接
合部８がパッケージ基板２の奥行き方向での位置決めが
なされ、接合部８をパッド部９に位置ずれなく正確に接
続させることができるものである。そして、パッケージ
基板２にその中央部にＩＣ等の半導体１を搭載して金線
等のワイヤー１３で回路７と接続することによって、回
路７及びパッド部９を介して端子３と接続し、さらに半
導体１やパッケージ基板２及び端子３の基部を樹脂で封
止することによって、半導体バラゲージに仕上げること
ができる。尚、上記実施例のように端子３の一部を屈曲
して位置決め部４を設けることによって、端子３の剛性
を高めることができるものである。また上記のように端
子３をパッケージ基板２に位置決めして取着できるため
に、パッケージ基板２に取着する複数本の各端子３，３
・・・の整列度を維持することができ、端子３同士が接
触して短絡が発生することを防止することもできる。 第２図は本発明の他の実施例を示すものであり、端子３
の位置決め部４を端子３の基部の屈曲した屈曲部３ａの
外周に樹脂モールドや樹脂塗布、樹脂テープの巻き付け
などで絶縁体１１を設けることによって形成しである。 このものでは、絶縁体１１がパッケージ基板２の側面に
当接されて端子３の位置決めがおこなわれるものであり
、従ってパッケージ基板２の側端面に内層の回路７が露
出していても、この回路７は端子３には接触することが
なく、端子３が回路７に短絡されることを防ぐことがで
きる。 第３図の実施例では、絶縁体１１を端子３にその長手方
向に対して直角に突出するよう゛に固着して、絶縁体１
１で位置決め部４を形成するようにしである。従ってこ
のものでは端子３を屈曲する必要がなく、真っすぐの形
状の端子３をパッケージ基板２に取着することができる
。 第４図の実施例は、位置決め部４を構成する絶縁体１１
をパッケージ基板２の側端縁に沿って長い板状に形成す
るようにしたものであり、このものでは絶縁体１１を封
止樹脂１２の流れ止めの堰として利用して、パッケージ
基板２の上に実装した半導体１を封止樹脂１２で封止す
ることができる。
上述のように本発明にあっては、端子の基部に位置決め
部を設け、位置決め部をパッケージ基板の側面に当接さ
せた状態で端子をパッケージ基板に取着するようにした
ので、位置決め部をパッケージ基板の側面に当接させる
ことによってパッケージ基板の外形を基準としてパッケ
ージ基板に対する端子の基部の位置決めをおこなうこと
ができ、治具等を特に必要とすることなくパッケージ基
板の正確な位置に端子を位置決めして取着することがで
きるものである。
部を設け、位置決め部をパッケージ基板の側面に当接さ
せた状態で端子をパッケージ基板に取着するようにした
ので、位置決め部をパッケージ基板の側面に当接させる
ことによってパッケージ基板の外形を基準としてパッケ
ージ基板に対する端子の基部の位置決めをおこなうこと
ができ、治具等を特に必要とすることなくパッケージ基
板の正確な位置に端子を位置決めして取着することがで
きるものである。
第１図は本発明の一実施例の側面図、第２図及び第３図
はそれぞれ同上の他の実施例の側面図、第４図は同上の
さらに他の実施例の断面図である１は半導体、２はパッ
ケージ基板、３は端子、４は位置決め部である。
はそれぞれ同上の他の実施例の側面図、第４図は同上の
さらに他の実施例の断面図である１は半導体、２はパッ
ケージ基板、３は端子、４は位置決め部である。
Claims (1)
- （１）半導体を搭載したパッケージ基板に端子を取着す
ることによって形成される半導体パッケージにおいて、
端子の基部に位置決め部を設け、位置決め部をパッケー
ジ基板の側面に当接させた状態で端子をパッケージ基板
に取着して成ることを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245327A JP2522598B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケ―ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245327A JP2522598B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケ―ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04124865A true JPH04124865A (ja) | 1992-04-24 |
| JP2522598B2 JP2522598B2 (ja) | 1996-08-07 |
Family
ID=17132015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245327A Expired - Lifetime JP2522598B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体パッケ―ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522598B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181245A (ja) * | 1995-12-27 | 1997-07-11 | Nec Yamaguchi Ltd | 半導体集積回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794959A (en) * | 1980-12-03 | 1982-06-12 | Hitachi Ltd | Tape loading device |
| JPS6258049U (ja) * | 1985-09-30 | 1987-04-10 |
-
1990
- 1990-09-14 JP JP2245327A patent/JP2522598B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5794959A (en) * | 1980-12-03 | 1982-06-12 | Hitachi Ltd | Tape loading device |
| JPS6258049U (ja) * | 1985-09-30 | 1987-04-10 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181245A (ja) * | 1995-12-27 | 1997-07-11 | Nec Yamaguchi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522598B2 (ja) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| JPH06295939A (ja) | 半導体装置 | |
| JPH04124865A (ja) | 半導体パッケージ | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| US20230092411A1 (en) | Magnetic sensor assembly | |
| JPH02266557A (ja) | 半導体装置 | |
| WO1998043290A1 (en) | Method for manufacturing semiconductor apparatus, and film carrier tape | |
| JP3070145B2 (ja) | 半導体装置 | |
| JPS6327856B2 (ja) | ||
| JP2575804B2 (ja) | 半導体素子実装装置の位置合せ精度測定具 | |
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| JPH064582Y2 (ja) | フィルムキャリア | |
| JPH0382358A (ja) | 磁電変換装置 | |
| JPH02266550A (ja) | 面実装形ｉｃパッケージ | |
| JPS5930535Y2 (ja) | 半導体装置 | |
| JP3505339B2 (ja) | 光受信器 | |
| JPS59117139A (ja) | 半導体装置 | |
| JP2606673B2 (ja) | 実装体 | |
| JPH0445262Y2 (ja) | ||
| JPH0442934Y2 (ja) | ||
| JP2568812B2 (ja) | 実装体 | |
| JPH04154186A (ja) | 高周波回路基板 | |
| JPH0587869U (ja) | 電子部品 |