JPH04124931A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH04124931A JPH04124931A JP2246579A JP24657990A JPH04124931A JP H04124931 A JPH04124931 A JP H04124931A JP 2246579 A JP2246579 A JP 2246579A JP 24657990 A JP24657990 A JP 24657990A JP H04124931 A JPH04124931 A JP H04124931A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- synchronization pattern
- bytes
- synchronizing pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータ伝送のフレーム同期方式に関
する。
する。
従来、ディジタルデータ伝送のフレーム同期方式として
は、送信側で複数ビットの同期パタンをフレーム同期ご
との固定タイミング位置に設定して送出し、受信側でフ
レーム同期ごとの同一タイミング位置の信号パタンか同
期パタンと一致していることを検出すると同期がとれた
とする方式があった。
は、送信側で複数ビットの同期パタンをフレーム同期ご
との固定タイミング位置に設定して送出し、受信側でフ
レーム同期ごとの同一タイミング位置の信号パタンか同
期パタンと一致していることを検出すると同期がとれた
とする方式があった。
第２図に従来のフレーム同期方式のフレーム構成（デー
タ列）の−例を示す。１フレームは７バイトで構成され
ており、フレームの先頭の２バイトでフレーム同期パタ
ンＦ１．Ｆ２を送出する。
タ列）の−例を示す。１フレームは７バイトで構成され
ており、フレームの先頭の２バイトでフレーム同期パタ
ンＦ１．Ｆ２を送出する。
フレーム同期パタンＦ２に続く２バイトのオーバヘッド
Ａ １ 、 Ａ ２は各フレームにおいて同一である。
Ａ １ 、 Ａ ２は各フレームにおいて同一である。
残りの３バイトで転送すべきデータＤＩｌ〜Ｄ１３やＤ
２、〜Ｄ２３を順に送出する。
２、〜Ｄ２３を順に送出する。
受信側では、このデータ列がら同期パタンＦ１Ｆ２を検
出してフレーム同期をとっていた。
出してフレーム同期をとっていた。
上述した従来のフレーム同期方式では、フレーム内のデ
ータか同期パタンと一致すると擬似同期をとる可能性が
ある。特にフレーム内のオーバーヘッドのように、フレ
ーム同期パタン以外でフレーム周期ごとに一定のパタン
か送出されると、擬似同期をとる確立が高くなるという
問題点があった。
ータか同期パタンと一致すると擬似同期をとる可能性が
ある。特にフレーム内のオーバーヘッドのように、フレ
ーム同期パタン以外でフレーム周期ごとに一定のパタン
か送出されると、擬似同期をとる確立が高くなるという
問題点があった。
本発明のフレーム同期方式は、ディジタルデータの伝送
時に複数ビットからなる同期パタンをフレーム周期ごと
に送出しフレーム同期をとるフレーム同期方式において
、同期パタンか、フレーム周期ことの固定タイミング位
置に設定された第１の同期パタンと、この第１の同期パ
タンのタイミング位置からあらかじめ決められた規則に
従いフレームごとに変化する時間分遅延したタイミング
位置に設定された第２の同期パタンとから構成されてい
る。
時に複数ビットからなる同期パタンをフレーム周期ごと
に送出しフレーム同期をとるフレーム同期方式において
、同期パタンか、フレーム周期ことの固定タイミング位
置に設定された第１の同期パタンと、この第１の同期パ
タンのタイミング位置からあらかじめ決められた規則に
従いフレームごとに変化する時間分遅延したタイミング
位置に設定された第２の同期パタンとから構成されてい
る。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例のフレーム構成を示す
図である。１フレームは７バイトで構成されており、各
フレームごとに２バイトのフレーム同期パタン１１ （
Ｆ＋ ）、１２ （Ｆ２ ）を使用する。一番目のフレ
ーム同期パタン１１（Ｆｌ）は、フレーム周期ごとの先
頭バイトで送出する。
図である。１フレームは７バイトで構成されており、各
フレームごとに２バイトのフレーム同期パタン１１ （
Ｆ＋ ）、１２ （Ｆ２ ）を使用する。一番目のフレ
ーム同期パタン１１（Ｆｌ）は、フレーム周期ごとの先
頭バイトで送出する。
２番目のフレーム同期パタン１２（Ｆ２）は、フレーム
同期パタン１１ （Ｆｌ ）に対してにバイト後に送出
する。ｋはフレーム送出ごとに変化し、ｋ＝１とに＝２
とを繰り返すという規則に従って、フレーム同期パタン
１２（Ｆ２）を送出する。
同期パタン１１ （Ｆｌ ）に対してにバイト後に送出
する。ｋはフレーム送出ごとに変化し、ｋ＝１とに＝２
とを繰り返すという規則に従って、フレーム同期パタン
１２（Ｆ２）を送出する。
第１図（ｂ）は第１図（ａ＞のフレーム構成に従い送出
したデータ列を示している。２バイトのオーバーヘッド
１３ （Ａ１）、１４ （Ａ２）は、各フレームにおい
て、同一である。残りの３バイトでデータを送出するが
、通常は各フレームごとに異なるデータ１５〜１７（Ｄ
Ｉｌ〜Ｄ１３）、１８〜２０（Ｄ２１〜Ｄ２３）となる
。
したデータ列を示している。２バイトのオーバーヘッド
１３ （Ａ１）、１４ （Ａ２）は、各フレームにおい
て、同一である。残りの３バイトでデータを送出するが
、通常は各フレームごとに異なるデータ１５〜１７（Ｄ
Ｉｌ〜Ｄ１３）、１８〜２０（Ｄ２１〜Ｄ２３）となる
。
受信側ではこのデータ列から、まず同期パタン１１（Ｆ
ｌ〉を検出し、さらに同期パタン１２（Ｆ２）を検出す
るとともに、各同期パタン１１（Ｆｌ）と１２（Ｆ２）
との遅延バイト数にの変化の規則性（ｋ＝１．に＝２の
繰り返し）を確認することによって、フレーム同期をと
る。
ｌ〉を検出し、さらに同期パタン１２（Ｆ２）を検出す
るとともに、各同期パタン１１（Ｆｌ）と１２（Ｆ２）
との遅延バイト数にの変化の規則性（ｋ＝１．に＝２の
繰り返し）を確認することによって、フレーム同期をと
る。
以上説明したように本発明は、フレーム同期パタンを２
つに分割し、第１の同期パタンはフレーム周期ごとの固
定タイミング位置に存在するが、第２の同期パタンは第
１の同期パタンよりもに時間遅延した位置に存在し、ｋ
の値があらかじめ決められた規則により１フレームごと
に変化するのでフレーム内に存在する毎フレーム同一の
データを同期パタンと認識することはなく、擬似同期状
態となる確立が従来技術に比較し少なくなるという効果
を有する。
つに分割し、第１の同期パタンはフレーム周期ごとの固
定タイミング位置に存在するが、第２の同期パタンは第
１の同期パタンよりもに時間遅延した位置に存在し、ｋ
の値があらかじめ決められた規則により１フレームごと
に変化するのでフレーム内に存在する毎フレーム同一の
データを同期パタンと認識することはなく、擬似同期状
態となる確立が従来技術に比較し少なくなるという効果
を有する。
第１図は本発明のフレーム構成及びデータ列を示す図、
第２図（よ従来のフレーム構成及びデータ列を示す図で
ある。 ２・・・同期パタン、 ３゜ ４・・・オーバ ヘット、 １５〜２０・・データ。
第２図（よ従来のフレーム構成及びデータ列を示す図で
ある。 ２・・・同期パタン、 ３゜ ４・・・オーバ ヘット、 １５〜２０・・データ。
Claims (1)
- ディジタルデータの伝送時に複数ビットからなる同期パ
タンをフレーム周期ごとに送出しフレーム同期をとるフ
レーム同期方式において、同期パタンが、フレーム周期
ごとの固定タイミング位置に設定された第１の同期パタ
ンと、この第１の同期パタンのタイミング位置からあら
かじめ決められた規則に従いフレームごとに変化する時
間分遅延したタイミング位置に設定された第２の同期パ
タンとから構成されていることを特徴とするフレーム同
期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246579A JPH04124931A (ja) | 1990-09-17 | 1990-09-17 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246579A JPH04124931A (ja) | 1990-09-17 | 1990-09-17 | フレーム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124931A true JPH04124931A (ja) | 1992-04-24 |
Family
ID=17150520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246579A Pending JPH04124931A (ja) | 1990-09-17 | 1990-09-17 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124931A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040597A1 (en) * | 1996-04-03 | 1997-10-30 | Ericsson Inc. | Synchronization method, and associated circuitry, for synchronizing a receiver with a transmitter |
| EP1306995A3 (en) * | 2001-10-26 | 2006-02-15 | Microsoft Corporation | Method and system for undersampled symbol synchronization |
| WO2008003588A1 (en) * | 2006-07-03 | 2008-01-10 | Thomson Licensing | Data transmission method and device for carrying out the method |
| EP2378704A1 (de) | 2010-04-15 | 2011-10-19 | Albis Technologies AG | Verfahren zur Datenübertragung mit Rahmenbildung |
-
1990
- 1990-09-17 JP JP2246579A patent/JPH04124931A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040597A1 (en) * | 1996-04-03 | 1997-10-30 | Ericsson Inc. | Synchronization method, and associated circuitry, for synchronizing a receiver with a transmitter |
| EP1306995A3 (en) * | 2001-10-26 | 2006-02-15 | Microsoft Corporation | Method and system for undersampled symbol synchronization |
| US7486755B2 (en) | 2001-10-26 | 2009-02-03 | Microsoft Corporation | Method and system for undersampled symbol synchronization |
| WO2008003588A1 (en) * | 2006-07-03 | 2008-01-10 | Thomson Licensing | Data transmission method and device for carrying out the method |
| US7869466B2 (en) | 2006-07-03 | 2011-01-11 | Thomson Licensing | Data transmission method and device for carrying out the method |
| EP2378704A1 (de) | 2010-04-15 | 2011-10-19 | Albis Technologies AG | Verfahren zur Datenübertragung mit Rahmenbildung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2343580A1 (en) | System and method for synchronizing data records between multiple databases | |
| EP0986202A3 (en) | Enhancements to time synchronization in distributed systems | |
| AU5231990A (en) | Synchronizing continuous bit stream oriented terminals in a communications network | |
| SG81897A1 (en) | Method and apparatus for allowing packet data to be separated over multiple bus targets | |
| EP1231538A3 (en) | Synchronization of security gateway state information | |
| EP0352081A3 (en) | Efficient protocol for communicating between asynchronous devices | |
| JPH10161984A5 (ja) | ||
| JPH04124931A (ja) | フレーム同期方式 | |
| JP3802408B2 (ja) | ネットワークシステムの同期方法 | |
| JP2001509980A (ja) | エア・フレーム同期 | |
| JPS6387839A (ja) | データビツト流から導出されるバイトクロツクを端末装置のバイト構成の処理クロツクと同期するための装置 | |
| AU5557799A (en) | Bi-directional communications protocol | |
| US6502197B1 (en) | Method and architecture for synchronizing a transport and path overhead generator and/or extractor to an path overhead transport and path processor | |
| CN119032525A (zh) | 媒体无关接口上的时间戳 | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| JPH0142177B2 (ja) | ||
| JP3085448B2 (ja) | 通信システム | |
| JP3234758B2 (ja) | バースト同期回路 | |
| JP2775791B2 (ja) | 無線チャンネル用ランダムアクセス制御方式 | |
| JP3461784B2 (ja) | 通信方法 | |
| JPH03258132A (ja) | 通信端末装置 | |
| JP2002534724A (ja) | デジタル伝送方法 | |
| EP1065831A1 (en) | Early preamble transmission | |
| JPH01120924A (ja) | フレーム同期回路 | |
| KR100580862B1 (ko) | 패킷 동기를 고려한 고속 패킷 데이터의 시간 역다중 회로 및 방법 |