JPH01120924A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH01120924A JPH01120924A JP62279520A JP27952087A JPH01120924A JP H01120924 A JPH01120924 A JP H01120924A JP 62279520 A JP62279520 A JP 62279520A JP 27952087 A JP27952087 A JP 27952087A JP H01120924 A JPH01120924 A JP H01120924A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- frame number
- signal
- flag
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、ループ型ＬＡＮを用いてステーション間でデー
タ通信を行う際にステーション受信部で使用されるフレ
ーム同期回路に関し、 同期外れ状態から同期確立までの時間の短縮を目的とし
、 フレームフラグとフレーム番号とを含むフレームで構成
された信号を用いてステーション間のデータ通信を行う
データ通信システムにおいて、受信信号中のフレームフ
ラグをＭ回連続して検出した時にフレームフラグ同期信
号を送出し、該フレームフラグ同期信号送出後、フレー
ムフラグをＮ回連続して検出できなかった時にフレーム
フラグ同期無効信号を送出するフレームフラグ検出回路
と、該フレームフラグ検出回路から該フレームフラグ同
期信号が入力した時に対応する受信信号中のフレーム番
号を蓄えて次のフレーム番号を予測し。
タ通信を行う際にステーション受信部で使用されるフレ
ーム同期回路に関し、 同期外れ状態から同期確立までの時間の短縮を目的とし
、 フレームフラグとフレーム番号とを含むフレームで構成
された信号を用いてステーション間のデータ通信を行う
データ通信システムにおいて、受信信号中のフレームフ
ラグをＭ回連続して検出した時にフレームフラグ同期信
号を送出し、該フレームフラグ同期信号送出後、フレー
ムフラグをＮ回連続して検出できなかった時にフレーム
フラグ同期無効信号を送出するフレームフラグ検出回路
と、該フレームフラグ検出回路から該フレームフラグ同
期信号が入力した時に対応する受信信号中のフレーム番
号を蓄えて次のフレーム番号を予測し。
検出したフレーム番号と一致した時にフレーム番号一致
信号を送出するが、該フレームフラグ同期無効信号が入
力した時は該蓄えたフレーム番号及〔産業上の利用分野
〕 本発明は、例えばループ型ＬＡＮ（Ｌｏｃａｌ ａｒｅ
ａ ｎｅｔｗｏｒｋ ）を用いてステーション間でデー
タ通信を行う際に゛ステーション受信部で使用されるフ
レーム同期回路に関するものである。
信号を送出するが、該フレームフラグ同期無効信号が入
力した時は該蓄えたフレーム番号及〔産業上の利用分野
〕 本発明は、例えばループ型ＬＡＮ（Ｌｏｃａｌ ａｒｅ
ａ ｎｅｔｗｏｒｋ ）を用いてステーション間でデー
タ通信を行う際に゛ステーション受信部で使用されるフ
レーム同期回路に関するものである。
先ず、第３図のループ型ＬＡＮシステム説明図に示す様
に９例えばマスクステーションとステーション１〜ステ
ーシヨン３とで構成されたループ型ＬＡＮシステムを用
いてデータ通信を行うとする。
に９例えばマスクステーションとステーション１〜ステ
ーシヨン３とで構成されたループ型ＬＡＮシステムを用
いてデータ通信を行うとする。
マスターステーションは第４図のフレーム構成図の一例
の中の■、■に示す様に、１バイトのフレームフラグ、
フレーム番号、６バイトの送信先アドレス、送信元アド
レス等のフレームヘッダとデータが挿入されるｎバイト
のスロットとで構成されたフレームを一定時間間隔で伝
送路に送出するとともに、伝送路を一周してきた信号は
伝送路とステーションの遅延時間の変動により上記の一
定時間間隔からずれるので、これが一定時間間隔になる
様に更新する。
の中の■、■に示す様に、１バイトのフレームフラグ、
フレーム番号、６バイトの送信先アドレス、送信元アド
レス等のフレームヘッダとデータが挿入されるｎバイト
のスロットとで構成されたフレームを一定時間間隔で伝
送路に送出するとともに、伝送路を一周してきた信号は
伝送路とステーションの遅延時間の変動により上記の一
定時間間隔からずれるので、これが一定時間間隔になる
様に更新する。
尚、フレームは第４図−〇に示す様に１例えば３０フレ
ームで１マルチフレームを構成し、１バイトのフレーム
フラグは擬似同期が生じ難いパターンを持ち、１フレー
ム毎に反転される。
ームで１マルチフレームを構成し、１バイトのフレーム
フラグは擬似同期が生じ難いパターンを持ち、１フレー
ム毎に反転される。
次に、ステーション１は受信信号中のフレームフラグ及
びフレーム番号を用いてフレーム同期を確立させた後、
ステーション２に送出する。
びフレーム番号を用いてフレーム同期を確立させた後、
ステーション２に送出する。
ステーション２はステーション１と同様にフレーム同期
を確立させた後、ステーション３に送出する。この様に
全てのステーションのフレーム同期が確立した後は、各
ステーションで正しくデータの送受が行われる。
を確立させた後、ステーション３に送出する。この様に
全てのステーションのフレーム同期が確立した後は、各
ステーションで正しくデータの送受が行われる。
そこで、同期外れの状態から同期確立までの時間を短縮
して伝送効率の向上を図る必要がある。
して伝送効率の向上を図る必要がある。
第５図は従来例のブロック図を、第６図は第５図の動作
説明図を示す。
説明図を示す。
先ず、第４図−■に示すフレーム構成の信号を受信する
と一部はフレームフラグ検出回路１に加えられる。ここ
には正しいフレームフラグが蓄えられており、パターン
を比較器（図示せず）で比較し、不一致の時は一致する
まで受信信号を１ビツトずつシフトし、一致したらシフ
トを停止し。
と一部はフレームフラグ検出回路１に加えられる。ここ
には正しいフレームフラグが蓄えられており、パターン
を比較器（図示せず）で比較し、不一致の時は一致する
まで受信信号を１ビツトずつシフトし、一致したらシフ
トを停止し。
更に連続Ｎ回検出できた時にフレームフラグ同期確立と
して２例えばＬレベルのフレームフラグ同期信号をフレ
ーム番号Ｏ検出回路と受信回路３に送出する。
して２例えばＬレベルのフレームフラグ同期信号をフレ
ーム番号Ｏ検出回路と受信回路３に送出する。
尚、このフレームフラグ同期信号はフレームフラグ同期
確立中はＬレベルになっている。
確立中はＬレベルになっている。
次に、フレーム番号Ｏ検出回路２では入力したＬレベル
のフレームフラグ同期信号により第６図（ａ）のＡＮＤ
ゲート２１がオンになり、受信信号の一部が内蔵のフレ
ーム番号０比較器（図示せず）に加える。ここにはフレ
ーム番号Ｏに対応するパターンが蓄えられているので、
不一致の時は一致するまで受信信号をシフトし、一致し
た所でシフトを停止し、例えば連続して所定回数だけフ
レーム番号０を検出した時にフレーム番号Ｏ検出信号を
受信回路３に送出する。
のフレームフラグ同期信号により第６図（ａ）のＡＮＤ
ゲート２１がオンになり、受信信号の一部が内蔵のフレ
ーム番号０比較器（図示せず）に加える。ここにはフレ
ーム番号Ｏに対応するパターンが蓄えられているので、
不一致の時は一致するまで受信信号をシフトし、一致し
た所でシフトを停止し、例えば連続して所定回数だけフ
レーム番号０を検出した時にフレーム番号Ｏ検出信号を
受信回路３に送出する。
そこで、受信回路３では第６図（ｂ）に示す様にフレー
ムフラグ同期信号とフレーム番号０検出信号とが共にＬ
レベルの時にはＮＯＲゲート３２から１（レベルが出力
してＡＮＤゲート３１がオンになるので。
ムフラグ同期信号とフレーム番号０検出信号とが共にＬ
レベルの時にはＮＯＲゲート３２から１（レベルが出力
してＡＮＤゲート３１がオンになるので。
入力した受信信号がこのＡＮＤゲートを通過して信号処
理部分（図示せず）に入り、指定されたフレーム番号を
有するスロットに送出すべきデータを挿入し、又は前記
スロット中に挿入されているデータを抽出してステーシ
ョン間でデータの送受が行われる。
理部分（図示せず）に入り、指定されたフレーム番号を
有するスロットに送出すべきデータを挿入し、又は前記
スロット中に挿入されているデータを抽出してステーシ
ョン間でデータの送受が行われる。
ここで、フレームフラグの同期が確立した後。
フレーム番号０を所定回数だけ連続して検出することに
よりフレーム番号Ｏの同期確立としている為、例えば第
４図−〇の構成の場合は第１フレームでフレームフラグ
の同期が確立した時は２９フレーム後でないとフレーム
番号０のフレームがフレーム番号０検出回路に入力せず
、同期外れ状態から同期確立までに時間がかかると云う
問題点がある。
よりフレーム番号Ｏの同期確立としている為、例えば第
４図−〇の構成の場合は第１フレームでフレームフラグ
の同期が確立した時は２９フレーム後でないとフレーム
番号０のフレームがフレーム番号０検出回路に入力せず
、同期外れ状態から同期確立までに時間がかかると云う
問題点がある。
第１図は本発明の原理ブロック図を示す。
図中、４は受信信号中のフレームフラグをＭ回連績して
検出した時にフレームフラグ同期信号を送出し、該フレ
ームフラグ同期信号送出後、フレームフラグを８回連続
して検出できなかった時にフレームフラグ同期無効信号
を送出するフレームフラグ検出回路で、５は該フし・−
ムフラグ検出回路から該フレームフラグ同期信号が入力
した時に対応する受信信号中のフレーム番号を蓄えて次
のフレーム番号を予測し、検出したフレーム番号と一致
した時にフレーム番号一致信号を送出するが、該フレー
ムフラグ同期無効信号が入力した時は該〔作用〕 本発明はフレームフラグ検出回路４で受信信号と内蔵の
フレームフラグとを比較してＭ回連績して一致した時、
ここからフレームフラグ同期信号を送出し、フレーム番
号検出手段５に加える。
検出した時にフレームフラグ同期信号を送出し、該フレ
ームフラグ同期信号送出後、フレームフラグを８回連続
して検出できなかった時にフレームフラグ同期無効信号
を送出するフレームフラグ検出回路で、５は該フし・−
ムフラグ検出回路から該フレームフラグ同期信号が入力
した時に対応する受信信号中のフレーム番号を蓄えて次
のフレーム番号を予測し、検出したフレーム番号と一致
した時にフレーム番号一致信号を送出するが、該フレー
ムフラグ同期無効信号が入力した時は該〔作用〕 本発明はフレームフラグ検出回路４で受信信号と内蔵の
フレームフラグとを比較してＭ回連績して一致した時、
ここからフレームフラグ同期信号を送出し、フレーム番
号検出手段５に加える。
フレーム番号検出手段５は対応するフレーム番号を蓄え
て次のフレーム番号を予測し、実際に検出したフレーム
番号と予測フレーム番号とが一致したら所定レベルのフ
レーム番号一致信号を受信回路（図示せず）に送出し、
受信回路は入力した受信信号を処理する。
て次のフレーム番号を予測し、実際に検出したフレーム
番号と予測フレーム番号とが一致したら所定レベルのフ
レーム番号一致信号を受信回路（図示せず）に送出し、
受信回路は入力した受信信号を処理する。
しかし、フレームフラグ同期信号送出後、８回連続して
フレームフラグが検出できなかった時は同期外れとなり
、フレームフラグ検出回路４からフレームフラグ同期無
効信号がフレーム番号検出手段５に送出され、蓄えられ
たフレーム番号と予測フレーム番号とがリセットされて
初期状態に戻る。
フレームフラグが検出できなかった時は同期外れとなり
、フレームフラグ検出回路４からフレームフラグ同期無
効信号がフレーム番号検出手段５に送出され、蓄えられ
たフレーム番号と予測フレーム番号とがリセットされて
初期状態に戻る。
即ち、フレーム番号の一致を見るのにフレーム番号０と
固定化せず、フレームフラグ同期信号を送出した時のフ
レーム番号の次のフレーム番号を予測し、入力したフレ
ーム番号と比較する様にした。これにより、同期外れ状
態から同期確立までの時間が短縮される。
固定化せず、フレームフラグ同期信号を送出した時のフ
レーム番号の次のフレーム番号を予測し、入力したフレ
ーム番号と比較する様にした。これにより、同期外れ状
態から同期確立までの時間が短縮される。
第２図は本発明の実施例のブロック図を示す。
尚、フレーム番号ラッチ回路５１．フレーム番号予測回
路５２．同期保護回路５３はフレーム番号検出手段５の
構成部分を示す。以下、図の動作を説明する。
路５２．同期保護回路５３はフレーム番号検出手段５の
構成部分を示す。以下、図の動作を説明する。
先ず、フレームフラグ検出回路４で受信信号中のフレー
ムフラグを内蔵のフレームフラグと比較し、不一致の場
合には一致するまで１ビツトずつシフトし、一致したら
シフトを停止し、以後連続Ｍ回一致ればフレームフラグ
について同期確立として、フレームフラグ同期信号をフ
レーム番号ラッチ回路５１とスレーム番号予測回路５２
とに送出するので、フレーム番号ランチ回路でその時の
フレーム番号がラッチされる。
ムフラグを内蔵のフレームフラグと比較し、不一致の場
合には一致するまで１ビツトずつシフトし、一致したら
シフトを停止し、以後連続Ｍ回一致ればフレームフラグ
について同期確立として、フレームフラグ同期信号をフ
レーム番号ラッチ回路５１とスレーム番号予測回路５２
とに送出するので、フレーム番号ランチ回路でその時の
フレーム番号がラッチされる。
一方、フレーム番号予測回路５２にはフレーム番号ラッ
チ回路５１にランチされたフレーム番号（以下、ラッチ
レーム番号と省略する）の１フレーム後のフレーム番号
（以下、予測フレーム番号と云う）がラッチフレーム番
号をアドレスとして、内蔵のＲＯＭ （図示せず）に
書き込まれている。
チ回路５１にランチされたフレーム番号（以下、ラッチ
レーム番号と省略する）の１フレーム後のフレーム番号
（以下、予測フレーム番号と云う）がラッチフレーム番
号をアドレスとして、内蔵のＲＯＭ （図示せず）に
書き込まれている。
そこで、ＲＯＭから読み出された予測フレーム番号と実
際に検出した１フレーム後のフレーム番号とを比較して
一致していれば、フレーム番号予測回路５２よりフレー
ム番号一致信号を同期保護回路５３に加える。
際に検出した１フレーム後のフレーム番号とを比較して
一致していれば、フレーム番号予測回路５２よりフレー
ム番号一致信号を同期保護回路５３に加える。
同期保護回路５３は同期が確立したとして同期確立信号
が受信回路に加えられるが、これにより受倍回路は受信
信号に対して受信処理を行う。
が受信回路に加えられるが、これにより受倍回路は受信
信号に対して受信処理を行う。
即ち、同期外れの状態から同期確立までの時間が短縮さ
れる。
れる。
以上詳細に説明した様に本発明によれば同期外れから同
期確立までの時間が短縮されると云う効果がある。これ
により伝送効率が向上する。
期確立までの時間が短縮されると云う効果がある。これ
により伝送効率が向上する。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図はループ
型ＬＡＮシステム説明図、第４図はフレーム構成図の一
例、 第５図は従来例のブロック図、 第６図は第５図の動作説明図を示す。 図において、 ４はフレームフラグ検出回路、 イ疋来判のプ゛ロ１．フ図 ＊ ５ （２） 茅 ５ Ｇ１の１カ４１絞り月Ｃ］ 茅 ら 図
型ＬＡＮシステム説明図、第４図はフレーム構成図の一
例、 第５図は従来例のブロック図、 第６図は第５図の動作説明図を示す。 図において、 ４はフレームフラグ検出回路、 イ疋来判のプ゛ロ１．フ図 ＊ ５ （２） 茅 ５ Ｇ１の１カ４１絞り月Ｃ］ 茅 ら 図
Claims (1)
- フレームフラグとフレーム番号とを含むフレームで構
成された信号を用いてステーション間のデータ通信を行
うデータ通信システムにおいて、受信信号中のフレーム
フラグをＭ回（Ｍは正の整数）連続して検出した時にフ
レームフラグ同期信号を送出し、該フレームフラグ同期
信号送出後にフレームフラグをＮ回（Ｎは正の整数）連
続して検出できなかった時にフレームフラグ同期無効信
号を送出するフレームフラグ検出回路（４）と、該フレ
ームフラグ検出回路から該フレームフラグ同期信号が入
力した時に対応する受信信号中のフレーム番号を蓄えて
次のフレーム番号を予測し、検出したフレーム番号と一
致した時にフレーム番号一致信号を送出するが、該フレ
ームフラグ同期無効信号が入力した時は該蓄えたフレー
ム番号及び予測フレーム番号をリセットするフレーム番
号検出手段（５）とを有することを特徴とするフレーム
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279520A JPH01120924A (ja) | 1987-11-05 | 1987-11-05 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62279520A JPH01120924A (ja) | 1987-11-05 | 1987-11-05 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120924A true JPH01120924A (ja) | 1989-05-12 |
Family
ID=17612172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62279520A Pending JPH01120924A (ja) | 1987-11-05 | 1987-11-05 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120924A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129435A (ja) * | 1990-09-20 | 1992-04-30 | Nec Corp | フレーム同期システム |
| EP0772311A2 (en) | 1995-10-30 | 1997-05-07 | Nec Corporation | Frame identification of a wireless selective calling receiver |
| JP2012109707A (ja) * | 2010-11-16 | 2012-06-07 | Mitsubishi Electric Corp | データ位相同期装置およびデータ位相同期方法 |
-
1987
- 1987-11-05 JP JP62279520A patent/JPH01120924A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129435A (ja) * | 1990-09-20 | 1992-04-30 | Nec Corp | フレーム同期システム |
| EP0772311A2 (en) | 1995-10-30 | 1997-05-07 | Nec Corporation | Frame identification of a wireless selective calling receiver |
| US5854592A (en) * | 1995-10-30 | 1998-12-29 | Nec Corporation | Paging receiver with improved synchronization techniques |
| JP2012109707A (ja) * | 2010-11-16 | 2012-06-07 | Mitsubishi Electric Corp | データ位相同期装置およびデータ位相同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963564A (en) | Synchronizing the transmission of data via a two-way link | |
| EP0872085B1 (en) | Synchronizing the transmission of data via a two-way link | |
| JP4207329B2 (ja) | フレーム同期回路 | |
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JPS63142742A (ja) | 遂次ビツト・ストリーム内の予定のビツト・パターンを検出するための方法及び装置 | |
| JPS62146041A (ja) | 時分割多重通信方式 | |
| JPH0879230A (ja) | フレーム同期信号のフレームの開始位置情報を伝送しかつ検出する伝送装置 | |
| JPH03102939A (ja) | セル同期方式 | |
| JPH01120924A (ja) | フレーム同期回路 | |
| JPH0365692B2 (ja) | ||
| EP0534030B1 (en) | A frame transfer device for a fixed format frame transmission network | |
| US7477660B1 (en) | Data processing unit | |
| US5276859A (en) | Accelerated token ring network | |
| US5557615A (en) | Method and apparatus for identifying embedded framing bits | |
| US20030072328A1 (en) | Framing data in a control circuit | |
| FI91690C (fi) | Hierarkkinen synkronointimenetelmä sekä sanomapohjaista synkronointia käyttävä tietoliikennejärjestelmä | |
| JPS585543B2 (ja) | フレ−ム同期装置 | |
| JPH04124931A (ja) | フレーム同期方式 | |
| JPH0372736A (ja) | フレーム同期方式 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPH11163848A (ja) | 同期確立回路 | |
| JPS5894253A (ja) | 符号誤り検出方式 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JP2833593B2 (ja) | マルチフレーム同期装置 | |
| JPH10173617A (ja) | メジャーフレーム同期検出方法及びシステム |