JPH0412528A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造方法に関し、特に半導体装
置の素子分離構造の形成方法の改善に関するものである
。

「従来の技術］ 近年、半導体装置の高集積化に伴い、大規模集積回路装
置（ＬＳＩ）を構成する各素子の微細化が急速に進んで
いる。半導体装置を構成する素子の１つとして電界効果
トランジスタがある。各電界効果トランジスタを分離す
るための素子分離技術は、高集積化された半導体装置を
構成する上で最も重要な技術の１っである。特に、大容
量のダイナミック・ランダム・アクセス・メモリ（ＤＲ
ＡＭ）等の半導体装置においては、メモリセルの寸法は
素子分離領域の寸法によって左右される。

すなわち、素子間の距離を如何にして縮小するかがメモ
リセルの寸法を左右する。そのため、半導体装置の素子
分離構造の微細化に関する技術開発が進められている。

今日、最もよく知られている素子分離法はＬＯＣＯ８（
ｌｏｃａｌ　　ｏｘｉｄａｔｉｏｎ　　ｏｆＳｉｌｉｃ
ｏｎ）法と呼ばれる方法である。このＬＯＣＯ３法にお
いて素子分離幅をサブ・ミクロン・オーダに縮小するた
めの研究が進められている。第８Ａ図〜第８Ｆ図は、た
とえば、“０ｘｉｄａｔｉｏｎ　　Ｒａｔｅ　　Ｒｅｄ
ｕｃｔｉｏｎｉｎ’　　ｔｈｅ　　Ｓｕｂｍｉｃｒｏｍ
ｅｔｅｒＬＯＣＯ３Ｐｒｏｃｅｓｓ　　　　　ＩＥＥＥ
ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　　ＥＬＥＣＴＲＯ
Ｎ　　ＤＥＶＩＣＥＳ、　　ＶＯＬ、　　ＥＤ−３４゜
Ｎｏ、１１．　　ＮＯＶＥＭＢＥＲｐｐ、２２５５−２
２５９　１９８７に開示されたＬＯＣＯ８法によ−る分
離酸化膜の形成方法を工程順に示す断面図である。

第８Ａ図を参照して、ｐ型シリコン基板（またはｐ型ウ
ェル）１０１の全面上にシリコン酸化膜３１が形成され
る。このシリコン酸化膜３１の上にはポリシリコン膜３
２が形成される。シリコン窒化膜３３は、ポリシリコン
膜３２の一部表面を少なくとも露出させる開口部を有す
るようにポリシリコン膜３２の上に形成される。

第８Ｂ図を参照して、第２のシリコン窒化膜３６がシリ
コン窒化膜３３の開口部を充填するように全面上に形成
される。

第８Ｃ図に示すように、反応性イオンエツチング等の異
方性エツチング技術を用いて、シリコン窒化膜３６が選
択的に除去される。これにより、シリコン窒化膜３３の
開口部を規定するエツジ部分にスペーサ窒化膜３６１が
残存する。その結果、第８Ａ図においてフォトリソグラ
フィ技術のパタニング限界の開口幅を有するシリコン窒
化膜３３が形成されていたとしても、その限界の幅より
も小さな幅Ｓを有する開口が形成される。その後、ウェ
ット酸素雰囲気中でフィールド酸化処理が施される。

第８Ｄ図を参照して、厚い分離酸化膜２が形成される。

このとき、第８Ｃ５Ｕで示される段階においてｐ型の不
純物がイオン注入されることにより、あるいは第８Ｄ図
で示される段階においてｐ型の不純物が高エネルギイオ
ン注入されることにより、分離酸化膜２の下にチャネル
ストッパ領域が形成されてもよい。第８Ｅ図には、厚い
分離酸化膜２の下にチャネルストッパとしてのｐ＋不純
物領域２１が形成された構造が示されている。

その後、第８Ｆ図を参照してエツチング処理が施される
ことにより、シリコン窒化膜３３．スペーサ窒化膜３６
１およびポリシリコン膜３２が除去される。このように
して、サブ・ミクロン・オーダの素子分離幅を有する分
離酸化膜が完成する。

［発明が解決しようとする課題］ 上述の先行技術によれば窒化膜の開口部にスペーサ窒化
膜を形成することにより、フォトリソグラフィ技術のパ
ターニング限界（０，５μｍ程度）よりも小さな開口部
が形成され得る。これにより、１μｍ未満、さらには０
．５μｍ未満のサブ・ミクロン・オーダの開口幅を有す
る窒化膜が形成され得る。しかしながら、上記文献にも
示されているように、１μｍ未満の開口幅を有する窒化
膜を用いて、フィールド酸化処理を施すと、開口幅が小
さ（なるにつれて、同一処理条件の下では分離酸化膜の
膜厚が減少することが認められる。このことは、同一の
酸化処理条件の下では素子分離幅の縮小に伴って分離酸
化膜の膜厚が小さくなることを意味する。その結果、寄
生チャネル形成を防止する上で分離酸化膜の分離耐圧が
劣化することになる。

今、分離酸化膜の上に配線層等の導電層が形成されてい
る場合について考えてみる。第９図は、電界効果トラン
ジスタを分離する酸化膜の上に配線層等の導電層が形成
された構造を示す。第９図を参照して、ｐ型シリコン基
板１０１に分離酸化膜２が形成されている。この分離酸
化膜２の両側にはｎ１不純物領域１０６ａ、１０６ｂが
形成されている。分離酸化膜２の下にはチャネルストッ
パとしてｐ゛不純物領域２１が形成されている。

分離酸化膜２の上には配線層等の導電層１０７が形成さ
れている。このような素子分離構造において、寄生ＭＯ
Ｓトランジスタが構成される。寄生ＭＯ３）ランジスタ
は、ゲート電極１０７と、ソース領域１０６ａと、ドレ
イン領域１０６ｂと、ゲート絶縁膜２とから構成される
。

上記の寄生ＭｏＳトランジスタにおいて、ゲ−ト電圧（
ｖ６）とドレイン電流（ＩＤ）との関係は、あるドレイ
ン電圧ＶＤ、（＞０）において、第１０図の実線で示さ
れる。これによれば、ゲート電圧がＶｔｆｌを超えると
、すなわち、導電層１０７にＶｔｆｌを超える電圧が印
加されると、寄生ＭＯ３）ランジスタが動作する。この
酸化膜２の膜厚ｔが小さくなるほど、Ｖｔｆｌの値が小
さくなる。言換えれば、分離酸化膜の膜厚が小さくなる
と、分離酸化膜の下に寄生チャネルが形成されやすくな
る これを解決するため、分離酸化膜２の下のチャネルスト
ッパとしてのｐ＋不純物領域２１の濃度を高くすること
が考えられる。これにより、第１０図に示されるように
、実線から二点鎖線に変化し、寄生ＭＯ３）ランジスタ
の動作する最小のゲート電圧がＶｔｆｌからＶｔｆ２に
高められる。

しかしながら、チャネルストッパのｐ＋不純物領域２１
の濃度を高めると、隣合うｎ＋不純物領域１０６ａ、１
０６ｂとの間のｐ−ｎ接合の耐圧を劣化させることにな
る。たとえば、寄生ＭＯＳトランジスタのドレイン電圧
（ＶＤ）とドレイン電流（ＩＤ）との関係は第１１図に
示される。今、ゲート電圧（ｖ６）がＯｖにおいて、ド
レイン電圧とドレイン電流との関係が実線で示されるも
のとする。このとき、チャネルストッパのｐ＋不純物領
域２１の濃度を高めると、ドルイン電圧とドレイン電流
との関係が二点鎖線で示されるように変化する。このこ
とは、ドレイン電圧がｖｌより低いＶ２でドレイン電流
が急激に増加することを意味する。すなわち、ｎ３不純
物領域１０６ａと１０６ｂとの間の短絡現象、いわゆる
パンチスルーか、より低い印加電圧で起こることになる
。したがって、分離酸化膜の膜厚の減少に伴う寄生チャ
ネルの形成を防止するために、チャネルストッパの不純
物濃度を高めたとしても、逆にｐ−ｎ接合の耐圧を劣化
させる要因となる。

また、窒化膜の開口幅の縮小、すなわち分離幅の縮小に
伴って分離酸化膜の膜厚を減少させないために、フィー
ルド酸化処理の時間を長くすることが考えられる。しか
しながら、フィールド酸化処理の時間を長くすると、分
離酸化膜の横方向への拡がり、いわゆるバーズビークか
大きくなる。

このことは、結果的に素子分離幅を大きくさせる。

以上のように、先行技術においては、スペーサ窒化膜を
用いることによって、酸化処理されるべき領域の開口幅
をサブ・ミクロン・オーダに縮小することができたとし
ても、分離耐圧の低下を招くことのないサブ・ミクロン
・オーダの分離幅を有するフィールド酸化膜を形成する
ことは困難であった。

そこで、この発明の目的は上述の問題点を解消するとと
もに、サブ・ミクロン・オーダの素子分離幅において分
離酸化膜の膜厚か減少することなく、また寄生チャネル
の形成を防止するために分離酸化膜の下のチャネルスト
ッパの不純物濃度を調整することなく、所定の分離耐圧
を備えることが可能な半導体装置の製造方法を提供する
ことである。

［課題を解決するための手段］ この発明に従った半導体装置の製造方法によれば、まず
、酸化膜と多結晶シリコン膜とが順に積層して半導体基
板の主表面上に形成される。この多結晶シリコン膜の上
には窒化膜が形成される。

窒化膜は、少なくとも多結晶シリコン膜の表面を露出さ
せる開口部を有し、かつその開口部において多結晶シリ
コン膜の表面から離れるに従ってその開口が大きくなる
ように主表面に対して傾斜する面を有するように形成さ
れる。この窒化膜をマスクとして用いて、開口部を酸化
させることにより、分離酸化膜が形成される。

［作用］ この発明において、窒化膜の開口は、多結晶シリコン膜
の表面から離れるに従って大きくなるように形成される
。そのため、多結晶シリコン膜の露出している表面の領
域が素子分離幅の縮小に伴って縮小されても、後工程の
フィールド酸化処理において酸素は大きな開口を介して
多結晶シリコン膜および酸化膜の表面に供給される。こ
れにより、フィールド酸化処理における多結晶シリコン
膜および酸化膜への酸素供給量が高められる。したがっ
て、多結晶シリコン膜の露出している表面領域が従来と
同一の大きさであっても、高められた酸素供給量により
、厚い膜厚を有する分離酸化膜が形成され得る。その結
果、チャネルストッパの不純物濃度を調整することなく
、寄生チャネルの形成を防止するための分離耐圧を高め
ることが可能となる。

また、従来と同一の素子分離幅において、より短いフィ
ールド酸化処理時間で所望の膜厚を有する分離酸化膜が
形成され得る。このことは、所望の膜厚を有する分離酸
化膜を形成する上でバーズビークが従来に比べて小さく
なることを意味する。

バーズビークの大小はフィールド酸化処理時間の長短に
依存するからである。

［実施例］ 以下、この発明の実施例を図を用いて詳細に説明する。

第１Ａ図〜第１Ｇ図は、この発明の第１の実施例による
素子分離酸化膜の形成方法を工程順に示す部分断面図で
ある。

第１Ａ図を参照して、ｐ型シリコン基板（またはｐ型ウ
ェル）１０１の全面上に１００〜５００Ａ程度の膜厚を
有するシリコン酸化膜３１が形成される。このシリコン
酸化膜３１の上に３００〜１５００人程度の膜厚を有す
るポリシリコン膜３２が形成される。このポリシリコン
膜３２の上には、１０００〜３０００人程度の膜厚を有
するシリコン窒化膜３３が形成される。このシリコン窒
化膜３３には、ポリシリコン膜３２の一部表面を露出さ
せる開口部が形成されている。この開口部は、たとえば
、０．５〜０．６μｍ程度の開口幅を有する。開口部を
有するシリコン窒化膜３３は、フォトリソグラフィ技術
を用いて形成される。

第１Ｂ図を参照して、５００〜１５００人程度の膜厚を
有するシリコン窒化膜３４が開口部を完全に充填するよ
うに全面上に形成される。

第１Ｃ図に示すように、シリコン窒化膜３４が反応性イ
オンエツチング等の異方性エツチング技術を用いて選択
的に除去される。これにより、シリコン窒化膜３３の開
口部を形成する側面にのみシリコン窒化膜が残存するこ
とによって、傾斜側壁窒化膜３４１が形成される。この
場合、シリコン窒化膜３３の膜厚とシリコン窒化膜３４
の膜厚との比を制御することにより、窒化膜の開口比（
Ｌ　１／Ｌ　２）が１未満になるように設定される。

これにより、第１Ｃ図に示されるように、後工程のフィ
ールド酸化処理において酸素は点線の矢印で示される方
向に流れ、露出されたポリシリコン膜３２の表面に供給
される。このようにして、従来の窒化膜の開口部に比べ
て酸化処理における酸素の供給量を多くすることが可能
な開口部が形成される。

第１Ｄ図を参照して、この開口部を介してｐ型の不純物
であるボロンがｐ型シリコン基板１０１内にイオン注入
される。イオン注入条件は、加速電圧が５０〜１００ｋ
ｅＶ、注入量が０．　８×１０１３〜３×１０１３／Ｃ
ｍ２程度である。

第１Ｅ図に示すように、９５０℃程度のウェット酸素雰
囲気下で１８０分間フィールド酸化処理が施されること
により、５０００人程度０膜厚を有する分離酸化膜２か
形成される。これと同時に、ｐ型シリコン基板１０１に
は、その表面濃度か１×１０１７〜１×１０１８／Ｃｍ
３程度であるｐ゛不純物領域２１か分離酸化膜２の下に
チャネルストッパとして形成される。

なお、チャネルストッパを形成するために上記実施例で
はフィールド酸化処理を施す前にイオン注入を行なって
いるか、第１Ｆ図に示すようにフィールド酸化処理後に
高エネルギイオン注入を行なってもよい。このときのイ
オン注入条件は、加速電圧が１００〜２５０ｋｅＶ、注
入量が１×１０１２〜５×１０１２／Ｃｍ２程度である
。後工程において熱処理が施されることにより、その表
面濃度がｌＸｌ０”　〜ｌＸ１０”　／ｃｍ３程度であ
るｐ“不純物領域２１か形成される。

その後、第１Ｇ図に示すように、シリコン窒化膜３３．
傾斜側壁窒化膜３４１およびポリシリコン膜３２がエツ
チングにより除去される。

得られた分離酸化膜２の膜厚ｔ。Ｘと窒化膜の開口比（
Ｌ　Ｌ／Ｌ　２）との関係は、第３図に示される。第３
図によれば、窒化膜の開口比が１以下の範囲で分離酸化
膜の厚みが単純に減少することが概念的に示されている
。この関係は、フィールド酸化処理条件が同一条件の下
で得られる。これにより、開口幅Ｌ１が０．３〜０．４
μｍ程度であるとき、すなわちフォトリソグラフィ技術
のパターニング限界以下の開口幅であるとき、窒化膜の
開口比を制御することによって分離酸化膜の厚みを所望
の分離耐圧に応じて適宜制御することが可能になる。

第２Ａ図〜第２Ｅ図は、半導体基板としてｎ型シリコン
基板（またはｎ型ウェル）１０２が用いられた場合の素
子分離酸化膜の形成方法の実施例を工程順に示す部分断
面図である。第２Ａ図〜第２Ｃ図で示される工程は、用
いられる半導体基板がｎ型シリコン基板１０２である点
を除いては、第１Ａ図〜第１Ｃ図で示される工程と同様
である。

第２Ｄ図を参照して、上述の実施例と同様にフィールド
酸化処理が施されることにより分離酸化膜２が形成され
る。その後、第２Ｅ図に示すように、シリコン窒化膜３
３．傾斜側壁窒化膜３４１およびポリシリコン膜３２が
エツチングによって除去される。このように、ｎ型シリ
コン基板１０２を用いる場合、分離酸化膜２の下にチャ
ネルストッパを形成しなくてもよい。

第４図は、この発明の分離酸化膜が適用されるＤＲＡＭ
　（ダイナミック・ランダム・アクセス・メモリ）のメ
モリセルの構造を示す断面図である。

第４図を参照して、メモリセルは１つのトランスファゲ
ートトランジスタ３と１つのキャパシタ１０とから構成
される。トランスファゲートトランジスタ３は、ｐ型シ
リコン基板１の表面に形成された１対のソース・ドレイ
ン領域６，６と、ソース・ドレイン領域６，６の間に位
置するシリコン基板１の表面上にゲート絶縁膜５を介し
て形成されたゲート電極（ワード線）４ｂ　（４ｃ）と
を備える。ゲート電極４ｂ、４ｃの周囲は絶縁層２２に
よって覆われている。各トランスファゲートトランジス
タ３のソース・ドレイン領域６を互いに分離するために
分離酸化膜２が形成されている。

キャパシタ１０は、下部電極（ストレージノード）１１
と、誘電体膜１２と、上部電極（セルプレート）１３と
の積層構造から構成される。下部電極１１は、一方のソ
ース・ドレイン領域６の表面に到達するように形成され
たベース部分１１ａと、このベース部分１１ａの上に形
成され、かつその最外周に沿って鉛直上方に伸びて形成
された立壁部分１１ｂとの２つの部分からなる。このベ
ース部分１１ａと立壁部分１１ｂとは、不純物が導入さ
れた多結晶シリコン層により一体的に形成されている。

下部電極１１の表面上には誘電体膜１２が形成されてい
る。特に、誘電体膜１２は、下部電極１１の立壁部分１
１ｂの内側面および外側面の両面を覆うように形成され
ている。誘電体膜１２０表面上には上部電極１３が形成
されている。上部電極１３は、不純物が導入された多結
晶シリコン層あるいは高融点金属などの金属層によって
形成される。上部電極１３の表面上には、層間絶縁膜２
０が形成されている。この層間絶縁膜２０の表面上には
、所定形状の配線層２４が形成される。配線層２４は保
護膜２６によって覆われている。

トランスファゲートトランジスタ３の他方のソース・ド
レイン領域６にはビット線１５か接続されている。ビッ
ト線１５はキャパシタ１０の下部電極１１の立壁部分１
１ｂやベース部分１１ａの主要部よりも低い位置に形成
されている。なお、ソース・ドレイン領域６は、低濃度
のｎ−不純物領域と高濃度のｎ゛不純物領域とからなる
ＬＤＤ構造を有する。

このようなメモリセルの構造において、この発明の分離
酸化膜が適用されると、分離酸化膜２の上に形成された
導電層によって寄生ＭＯＳトランジスタが構成されたと
しても、その動作か効果的に防止され得る。したがって
、第４図に示されるような高集積化されたメモリセルの
構造において素子分離幅か縮小されても所望の分離耐圧
を有する分離酸化膜が形成され得る。

次に、この発明の分離酸化膜を形成する上で、窒化膜の
開口において傾斜部を形成する方法の他の実施例につい
て説明する。

第５Ａ図〜第５Ｃ図は窒化膜の傾斜部を形成する方法の
もう１つの実施例を工程順に示す断面図である。第５Ａ
図を参照して、シリコン基板１００の上にシリコン酸化
膜３１、ポリシリコン膜３２およびシリコン窒化膜３３
が形成される。シリコン窒化膜３３の一部表面が露出す
るようにレジスト膜３５が形成される。第５Ｂ図に示す
ように、レジスト膜３５をマスクとして用いてウェット
エツチング等の等方性エツチング技術によりシリコン窒
化膜３３が選択的に除去される。これにより、レジスト
膜３５の開口部近傍においてシリコン窒化膜３３が傾斜
状に部分的に除去される。その結果、窒化膜の傾斜部３
３ａが形成される。第５Ｃ図に示すように、レジスト膜
３５が除去される。

このようにして、ポリシリコン膜３２の上方に向かって
開口が大きくなるようなシリコン窒化膜３３の傾斜部３
３ａが形成され得る。

第６Ａ図〜第６Ｄ図は、窒化膜の傾斜部を形成する方法
のさらにもう１つの実施例を工程順に示す断面図である
。第６Ａ図を参照して、第５Ａ図と同様に開口を有する
レジスト膜３５が形成される。第６Ｂ図に示すように、
このレジスト膜３５をマスクとして用いてウェットエツ
チング等の等方性エツチング技術によりシリコン窒化膜
３３か部分的に除去される。これにより、レジスト膜３
５の下に食込む程度にシリコン窒化膜３３か除去され、
かつレジスト膜３５から露出しているシリコン窒化膜３
３の部分の膜厚が減少するように除去される。その結果
、傾斜部３３ｂを有する凹部がシリコン窒化膜３３に形
成される。その後、第６Ｃ図に示すように、レジスト膜
３５をマスクとして用いて反応性イオンエツチング等の
異方性エツチング技術によりシリコン窒化膜３３が選択
的に除去される。これにより、レジスト膜３５の下にお
いて傾斜部３３ｃを有するようにシリコン窒化膜３３が
残存する。第６ＤＩｍに示すようにレジスト膜３５が除
去されることにより、傾斜部を有するシリコン窒化膜３
３が完成する。

第７Ａ図〜第７Ｄ図は、窒化膜の傾斜部を形成する方法
のさらに別の実施例を工程順に従って示す断面図である
。第７Ａ図を参照して、第５Ａ図と同様にして開口を有
するレジスト膜３５が形成される。第７Ｂ図および第７
Ｃ図に示すように、レジスト膜３５の開口が徐々に拡が
るように、かつそれにともなってシリコン窒化膜３３が
徐々に選択的に除去されるように、エツチング処理が施
される。このようにして、シリコン窒化膜３３の開口が
３３ｄから３３ｅに示されるように変化する。その後、
第７Ｄ図に示されるようにレジスト膜３５を除去するこ
とにより、傾斜部３３ｅを有するシリコン窒化膜３３が
形成される。

［発明の効果］ 以上のように、この発明によれば、サブ・ミクロン・オ
ーダに分離幅が縮小されたとしても、同一のフィールド
酸化処理条件において分離酸化膜の膜厚が減少すること
はない。また、従来と同一の分離幅においては、より短
い酸化処理時間で所望の膜厚を有する分離酸化膜が形成
され得る。したかって、分離酸化膜の下のチャネルスト
ッパの不純物濃度を調整することなく、寄生チャネルの
形成を効果的に防止することかできるとともに、より短
いフィールド酸化処理時間で、要求される分離耐圧に応
じた所定の膜厚を有する分離酸化膜か形成され得る。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図、第１Ｇ図は、この発明に従った半導体装置の
製造方法の一実施例を工程順に示す部分断面図である。 第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図、第２Ｅ図は
、この発明に従った半導体装置の製造方法のもう１つの
実施例を工程順に示す部分断面図である。 第３図は、窒化膜の開口比と分離酸化膜の厚みとの関係
を概念的に示すグラフである。 第４図は、この発明に従って形成された分離酸化膜が適
用されるメモリセルの構造を示す断面図である。 第５Ａ図、第５Ｂ図、第５Ｃ図は、この発明の製造方法
において用いられる窒化膜の傾斜部の形成方法の他の実
施例を工程順に示す部分断面図である。 第６Ａ図、第６Ｂ図、第６Ｃ図、第６Ｄ図は、この発明
の製造方法において用いられる窒化膜の傾斜部の形成方
法のさらにもう１つの実施例を工程順に示す部分断面図
である。 第７Ａ図、第７Ｂ図、第７Ｃ図、第７Ｄ図は、この発明
の製造方法において用いられる窒化膜の傾斜部の形成方
法のさらに別の実施例を工程順に示す部分断面図である
。 第８Ａ図、第８Ｂ図、第８Ｃ図、第８Ｄ図、第８Ｅ図、
第８Ｆ図は、先行技術として分離酸化膜の形成方法を工
程順に示す部分断面図である。 第９図は、分離酸化膜を用いて構成される寄生ＭＯ３）
ランジスタを概念的に示す断面図である。 第１０図は、第９図に示される寄生ＭＯＳトランジスタ
のゲート電圧とドレイン電流との関係を概念的に示すグ
ラフである。 第１１図は、第９図に示される寄生ＭＯＳトランジスタ
のドレイン電圧とドレイン電流との関係を概念的に示す
グラフである。 図において、２は分離酸化膜、３１はシリコン酸化膜、
３２はポリシリコン膜、３３．３４はシリコン窒化膜、
１０１はｐ型シリコン基板、３４１は傾斜側壁窒化膜で
ある。 なお、各図中同一符号は同一または相当部分を示す。 ３２：　ホ１リシリコレ呂蔓 ３３：　　ンノコレ７化口更 第 図 第 図 第 図 Ｖ（。 第 １０図 第 図 ｖ２　　　ｖ。 Ｆ′Ｌイ＞ｔ／Ｅ　　　Ｖ。

Claims (1)

【特許請求の範囲】
1. （１）素子分離構造を有する半導体装置の製造方法であ
   って、 半導体基板の主表面上に酸化膜および多結晶シリコン膜
   を順に積層して形成する工程と、 少なくとも前記多結晶シリコン膜の表面を露出させる開
   口部を有し、かつその開口部において前記多結晶シリコ
   ン膜の表面から離れるに従ってその開口が大きくなるよ
   うに前記主表面に対して傾斜する面を有する窒化膜を前
   記多結晶シリコン膜の上に形成する工程と、 前記窒化膜をマスクとして用いて前記開口部を酸化させ
   ることにより、分離酸化膜を形成する工程とを備えた、
   半導体装置の製造方法。