JPH0194621A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0194621A JPH0194621A JP62252066A JP25206687A JPH0194621A JP H0194621 A JPH0194621 A JP H0194621A JP 62252066 A JP62252066 A JP 62252066A JP 25206687 A JP25206687 A JP 25206687A JP H0194621 A JPH0194621 A JP H0194621A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- gas
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に工。
チップ工程を含む半導体装置の製造方法に関する。
半導体装置の多層配線（ｍ常アルミニクム配線が多く用
いられる）の層間絶縁膜として用いられるプラズマ量化
シリコン膜にコンタクト用開口部を形成する方法として
ＣＦ、ガスにｏｚガスを添加したプラＸ７エツチング刀
法がある。従来、ＣＦ４ガスに０３ガスを約１０％程度
添加した条件で窒化シリコン膜のエッチングレートの最
大値があシ、又、ホトレジスト膜との選択比が高いとい
うことで通常使われ−Ｃ−る。
いられる）の層間絶縁膜として用いられるプラズマ量化
シリコン膜にコンタクト用開口部を形成する方法として
ＣＦ、ガスにｏｚガスを添加したプラＸ７エツチング刀
法がある。従来、ＣＦ４ガスに０３ガスを約１０％程度
添加した条件で窒化シリコン膜のエッチングレートの最
大値があシ、又、ホトレジスト膜との選択比が高いとい
うことで通常使われ−Ｃ−る。
第３図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
説明するための工＠順に示した半導体チップの断面図で
ある。
説明するための工＠順に示した半導体チップの断面図で
ある。
第３図（ａ） Ｋ示すように、シリコン基板１の上忙設
けた酸化シリコン膜２の上にアル之ニウム配線３を選択
的に設け、アル之ニウム配線３を含む表面にプラズマＣ
ＶＤ法によシ窒化シリコン膜４を堆積する。
けた酸化シリコン膜２の上にアル之ニウム配線３を選択
的に設け、アル之ニウム配線３を含む表面にプラズマＣ
ＶＤ法によシ窒化シリコン膜４を堆積する。
次に１第３図（ｂ） ４Ｃ示すように％窒化シリコン膜
４の上に１ルミニ９ム配線３のコンタクト開口部形成用
パターンを有するホトレジスト膜５を形成する。次にホ
トレジスト膜５をマスクとしてＣＦ。
４の上に１ルミニ９ム配線３のコンタクト開口部形成用
パターンを有するホトレジスト膜５を形成する。次にホ
トレジスト膜５をマスクとしてＣＦ。
ガスＶｃＯ，ガスを流量比で約１０％添加した等方性ド
ライエッチング法により窒化シリコン膜４の上面を除去
して半球状の開口部６を形成する。このとき開ロ部６０
表面忙遊離したホトレジスト膜等の付着物９を生ずる。
ライエッチング法により窒化シリコン膜４の上面を除去
して半球状の開口部６を形成する。このとき開ロ部６０
表面忙遊離したホトレジスト膜等の付着物９を生ずる。
次に、第３図（Ｃ）Ｋ示すように、再度ホトレジスト膜
５をマス２として窒化シリコン膜４をＯＦ。
５をマス２として窒化シリコン膜４をＯＦ。
＋Ｈ，ガスによる異方性ドライエ、テングして盃状の開
口部７を形成する。このとき前記付着物の影響によシ開
ロ部７のエツチングが阻害され充分な開口が得られない
ことがある。
口部７を形成する。このとき前記付着物の影響によシ開
ロ部７のエツチングが阻害され充分な開口が得られない
ことがある。
久に１第３図［ｄ）に示すよ５に、ホトレジスト膜５を
除去し、開口部７を含む表面にアルミニウム層を堆積し
て選択的に工、チッグし、開口部７のアルミニウム配線
３とコンタクトするアルミニツム配線８を形成する。
除去し、開口部７を含む表面にアルミニウム層を堆積し
て選択的に工、チッグし、開口部７のアルミニウム配線
３とコンタクトするアルミニツム配線８を形成する。
上述した従来の半導体装置の製造方法は、層間絶縁膜を
構成するグラズマ窒化シリコン膜にコンタクト用開口部
を等方性工、チッグと異万性工。
構成するグラズマ窒化シリコン膜にコンタクト用開口部
を等方性工、チッグと異万性工。
チッグの２設工、チッグにて開口する場合、１段目のＣ
Ｆ４とＯｓガスによる等方性工、チッグにおいて開口部
の表面に付着物が発生し、２段目の異方性エツチング時
に工、チッグが阻害される。
Ｆ４とＯｓガスによる等方性工、チッグにおいて開口部
の表面に付着物が発生し、２段目の異方性エツチング時
に工、チッグが阻害される。
その結果工、チッグ速度が不均一となシコンタクト用開
口部が充分に開口せず多層配線間のコンタクト抵抗が増
大するという欠点があった。
口部が充分に開口せず多層配線間のコンタクト抵抗が増
大するという欠点があった。
本発明の半導体装置の製造方法は、半導体基板上に設け
た絶縁膜上に電極配線を選択的に設は前記電極配線を含
む表面に窒化シリコン膜を堆積する工程と、前記窒化シ
リコン膜上に前記電極配線のコンタクト用パターンを有
するホトレジスト膜を形成する工程と、前記ホトレジス
ト膜をマスクとしてＣＦ、とＯ：の混合ガスによるドラ
イエ。
た絶縁膜上に電極配線を選択的に設は前記電極配線を含
む表面に窒化シリコン膜を堆積する工程と、前記窒化シ
リコン膜上に前記電極配線のコンタクト用パターンを有
するホトレジスト膜を形成する工程と、前記ホトレジス
ト膜をマスクとしてＣＦ、とＯ：の混合ガスによるドラ
イエ。
チング法によル前記窒化シリコン膜を工、チッグ０２の
流量がＣＦ、＋０．の全流量の３０乃至５０％であるよ
５に構成される。
流量がＣＦ、＋０．の全流量の３０乃至５０％であるよ
５に構成される。
次に１本発明の実施例にりいて図面を参照して説明する
。
。
第４図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順圧水した半導体チ、グの断面図である。
めの工程順圧水した半導体チ、グの断面図である。
第１図（ａ）Ｋ示すように、シリコン基板１の上に設け
た酸化シリコン膜２の上にアルミニ９ム層を堆積し、選
択的に工、チッグしてアルミニウム配線３を形成する。
た酸化シリコン膜２の上にアルミニ９ム層を堆積し、選
択的に工、チッグしてアルミニウム配線３を形成する。
次に、アルミニウム配線３を含む表面にプラズマＣＶＤ
法によシ窒化シリコン膜４を堆積する。
法によシ窒化シリコン膜４を堆積する。
次忙、第１図（ｂ）Ｋ示すよ５に、窒化シリコン膜４の
上にアルミニウム配線３のコンタクト開口部形成用パタ
ーンを有するホトレジスト膜５を形成する。次忙、ホト
レジスト膜５をマスクとし、総流量の４０％のＯ富ガス
を含むＣＦ、ガスとＯ。
上にアルミニウム配線３のコンタクト開口部形成用パタ
ーンを有するホトレジスト膜５を形成する。次忙、ホト
レジスト膜５をマスクとし、総流量の４０％のＯ富ガス
を含むＣＦ、ガスとＯ。
ガスの混合ガスによる等方性ドライエ、チッグによシ窒
化シリコン膜４の上面を除去して半球状の開口部６を形
成する。
化シリコン膜４の上面を除去して半球状の開口部６を形
成する。
次に、第１図ｔｃ）に示すよ５に、再度ホトレジスト［
５マスクとし【窒化シリコン膜４をＣＦ４＋Ｈｓガスに
よる異方性ドライエ、テングして、盃大の開口部７を形
成する。
５マスクとし【窒化シリコン膜４をＣＦ４＋Ｈｓガスに
よる異方性ドライエ、テングして、盃大の開口部７を形
成する。
次に、第１図（ｄ）に示すように、０冨グラズマを用い
てホトレジスト［５を剥離し、開口部７を含む底面にス
バ、タリング法によシアルミニタム層を堆、債し、選択
的に工、チッグして開口部７のアルミニウム配＋Ｊ３と
コンタクトし窒化シリコン膜４の上Ｋｍ在する１ルミニ
クム配！！８を形成する。
てホトレジスト［５を剥離し、開口部７を含む底面にス
バ、タリング法によシアルミニタム層を堆、債し、選択
的に工、チッグして開口部７のアルミニウム配＋Ｊ３と
コンタクトし窒化シリコン膜４の上Ｋｍ在する１ルミニ
クム配！！８を形成する。
第２図は不発明を実施した場合のアル％’ｌ ニワム配
線のコンタクト抵抗の検査良品数を従来例のそれと比較
した図である。
線のコンタクト抵抗の検査良品数を従来例のそれと比較
した図である。
以上説明したように本発明は、多層配線間の層間絶Ｒ膜
を構成する窒化シリコン膜にコンタクト用開口部を形成
のためＣＦ４とＯｘガスで等方性ドライエツチングする
工程において０！ガス量をＣＦ４＋Ｏ，ガスの総流量の
３０〜ｂ たガスを使用する事によシ、開口部表面の付着物の発生
を抑えコンタクト開口部の抜は不良を低減させ配線のコ
ンタクトの信頼性を向上させるという効果を有する。
を構成する窒化シリコン膜にコンタクト用開口部を形成
のためＣＦ４とＯｘガスで等方性ドライエツチングする
工程において０！ガス量をＣＦ４＋Ｏ，ガスの総流量の
３０〜ｂ たガスを使用する事によシ、開口部表面の付着物の発生
を抑えコンタクト開口部の抜は不良を低減させ配線のコ
ンタクトの信頼性を向上させるという効果を有する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チ、グの断面図、第２図は本
発明を実施した場合のアルミニワム配線のコンタクト抵
抗の検量良品数を従来例のそれと比較した図、第３図（
ａ）〜（ｄ）は従来の半導体装置の製造方法を説明する
ための工程順に示した半導体チ、グの断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・アルミニクム配線、４・・・・
・・窒化シリコン膜、５・・・・・・ホトレジスト膜、
６．７・・・・・・開口部、８・・・・・・アルミニク
ム配線、９・・・・・・付着物。 代理人 弁理士 内 原 晋 第１図 第、３図
めの工程順に示した半導体チ、グの断面図、第２図は本
発明を実施した場合のアルミニワム配線のコンタクト抵
抗の検量良品数を従来例のそれと比較した図、第３図（
ａ）〜（ｄ）は従来の半導体装置の製造方法を説明する
ための工程順に示した半導体チ、グの断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・アルミニクム配線、４・・・・
・・窒化シリコン膜、５・・・・・・ホトレジスト膜、
６．７・・・・・・開口部、８・・・・・・アルミニク
ム配線、９・・・・・・付着物。 代理人 弁理士 内 原 晋 第１図 第、３図
Claims (1)
- 半導体基板上に設けた絶縁膜上に電極配線を選択的に
設け前記電極配線を含む表面に窒化シリコン膜を堆積す
る工程と、前記窒化シリコン膜上に前記電極配線のコン
タクト用パターンを有するホトレジスト膜を形成する工
程と、前記ホトレジスト膜をマスクとしてＣＦ＿４とＯ
＿２混合ガスによるドライエッチング法により前記窒化
シリコン膜をエッチングしてコンタクト用開口部を形成
する工程とを含む半導体装置の製造方法において、前記
混合ガス中のＯ＿２の流量がＣＦ＿４＋Ｏ＿２の全流量
の３０乃至５０％であることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252066A JPH0194621A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252066A JPH0194621A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0194621A true JPH0194621A (ja) | 1989-04-13 |
Family
ID=17232077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252066A Pending JPH0194621A (ja) | 1987-10-05 | 1987-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0194621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0412528A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05217963A (ja) * | 1991-11-07 | 1993-08-27 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JP2010238988A (ja) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
-
1987
- 1987-10-05 JP JP62252066A patent/JPH0194621A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0412528A (ja) * | 1990-05-02 | 1992-01-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05217963A (ja) * | 1991-11-07 | 1993-08-27 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JP2010238988A (ja) * | 2009-03-31 | 2010-10-21 | Oki Semiconductor Co Ltd | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631806A (en) | Method of producing integrated circuit structures | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JPH022125A (ja) | 半導体装置のスルーホール形成方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JPS63182839A (ja) | 半導体装置 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH09246376A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0230123A (ja) | 半導体装置の製造方法 | |
| JPH0426213B2 (ja) | ||
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| US20020192971A1 (en) | Plasma processing apparatus and processing method using the same, and manufacturing method of semiconductor device | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH01283848A (ja) | 半導体装置の製造方法 | |
| JPH08139069A (ja) | 半導体装置の製造方法 | |
| JPH04250618A (ja) | 半導体装置の製造方法 | |
| JPH0245934A (ja) | 半導体装置の製造方法 | |
| JPH0680739B2 (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| JPS5852828A (ja) | 半導体装置の製造方法 |