JPH0412529A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の製造方法に関し、特に半導体装
置の素子分離構造の形成方法の改善に関するものである
。

［従来の技術］ 近年、半導体装置の高集積化に伴い、大規模集積回路装
置（ＬＳＩ）を構成する各素子の微細化が急速に進んで
いる。半導体装置を構成する素子の１つとして電界効果
トランジスタがある。各電界効果トランジスタを分離す
るための素子分離技術は、高集積化された半導体装置を
構成する上で最も重要な技術の１つである。特に、大容
量のダイナミック・ランダム・アクセス・メモリ（ＤＲ
ＡＭ）等の半導体装置においては、メモリセルの寸法は
素子分離の寸法によって左右される。すなわち、素子間
の距離を如何にして縮小するかがメモリセルの寸法を左
右する。そのため、半導体装置の素子分離構造の微細化
に関する技術開発が進められている。

今日、最もよく知られている素子分離法はＬＯＣＯ３（
ｌｏｃａｌ　　ｏｘｉｄａｔｉｏｎ　　ｏｆｓｉｌｉｃ
ｏｎ）法と呼ばれる方法である。このＬＯＣＯ８法をさ
らに改良し、素子分離幅をサブ・ミクロン・オーダに縮
小するための研究が進められている。第４Ａ図〜第４Ｆ
図は、たとえば、０ｘｉｄａｔｉｏｎ　　Ｒａｔｅ　　
Ｒｅｄｕｃｔｉｏｎ　　ｉｎ　　ｔｈｅ　　Ｓｕｂｍｉ
ｃｒｏｍｅｔｅｒ　　ＬＯＣＯ８Ｐｒｏｓｅｓｓ　　　
　　ＩＥＥＥ　　ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　
　ＥＬＥＣＴＲＯＮ　　ＤＥＶＩＣＥＳ、　　ＶＯＬ、
　　ＥＤ−３４，Ｎｏ、１１．　　ＮＯＶＥＭＢＥＲｐ
ｐ、２２５５−２２５９　１９８７に開示された分離酸
化膜の形成方法を工程順に示す断面図である。この文献
に開示された方法がＬＯＣＯ８法と異なるのは、下敷酸
化膜の上に、多結晶シリコン膜を介在させて窒化膜を形
成する点であり、この方法は５ＥＰＯＸ（Ｓｅｌｅｃｔ
ｉｖｅ　　Ｐｏ１ｙｓｉｌｉｃｏｎ　　０ｘｉｄａｔｉ
ｏｎ）法とも呼ばれている。

上記文献に開示された方法では、第４Ａ図を参照して、
まずｐ型シリコン基板（またはｐ型ウェル）１の全面上
にシリコン酸化膜２が形成される。

このシリコン酸化膜２の上には多結晶シリコン膜３が形
成される。シリコン窒化膜４は、多結晶シリコン膜３の
一部表面を少なくとも露出させる開口部を有するように
多結晶シリコン膜３の上に形成される。

第４Ｂ図を参照して、第２のシリコン窒化膜５がシリコ
ン窒化膜４の開口部を充填するように全面上に形成され
る。

第４Ｃ図に示すように、反応性イオンエツチング等の異
方性エツチング技術を用いて、シリコン窒化膜５が選択
的に除去される。これにより、シリコン窒化膜４の開口
部を規定する側壁部分にスペーサ窒化膜６が残存する。

その結果、第４Ａ図においてフォトリソグラフィ技術の
パターニング限界の開口幅を有するシリコン窒化膜４が
形成されていたとしても、その限界の幅よりも小さな幅
Ｓを有する開口が形成される。その後、ウェット酸素雰
囲気中でフィールド酸化処理が施される。

第４Ｄ図を参照して、厚い分離酸化膜７が形成される。

このとき、第４Ｃ図で示される段階においてｐ型の不純
物がイオン注入されることによりあるいは第４Ｄ図で示
される段階においてｐ型の不純物が高エネルギイオン注
入されることにより、分離酸化膜７の下にチャネルスト
ッパ領域が形成されてもよい。第４Ｅ図には、厚い分離
酸化膜７の下にチャネルストッパとしてのｐ＋不純物領
域８が形成された構造が示されている。

その後、エツチング処理が施されることにより、シリコ
ン窒化膜４．５および多結晶シリコン膜３が除去される
。このようにして、サブ・ミクロン・オーダの素子分離
幅を有する分離酸化膜７が完成する（第４Ｆ図）。

上述の先行技術によれば窒化膜の開口部にスペーサ窒化
膜を形成することにより、フォトリソグラフィ技術のパ
ターニング限界（０，５μｍ程度）よりも小さな開口部
が形成され得る。これにより、１μｍ未満、さらには０
．５μｍ未満のサブ・ミクロン・オーダの開口幅を有す
る窒化膜が形成され得る。

［発明が解決しようとする課題］ しかしながら、上述の先行技術における製造方法では、
以下のような問題点があった。

まず、半導体基板１の上方に形成されたポリシリコン膜
の熱酸化が主として進むため、分離酸化膜７の断面形状
は、第４Ｆ図に示すように、半導体基板１表面から上の
厚さｔｌが、それより下の厚さｔ２よりも大幅に大きく
なる。その結果、素子の分離絶縁のためにより重要な、
半導体１の表面より下の分離酸化膜７の厚さが十分には
確保されず、寄生チャネル形成を防止する上での分離耐
圧が劣化する。

今、分離酸化膜の上に配線層等の導電層が形成されてい
る場合について考えてみる。第５図は、電界効果トラン
ジスタを分離する酸化膜の上に配線層等の導電層が形成
された構造を示す。第５図を参照して、ｐ型シリコン基
板１に分離酸化膜７が形成されている。この分離酸化膜
７の両側にはｎ９不純物領域８ａ、８ｂが形成されてい
る。分離酸化膜７の下にはチャネルストッパとしてｐ“
不純物領域８が形成されている。分離酸化膜７の上には
配線層等の導電層１０が形成されている。

このような素子分離構造において、寄生ＭＯ３ｈランジ
スタが構成される。寄生ＭＯ８）ランジスタは、ゲート
電極として機能する導電層ｌＯと、ソース／ドレイン領
域として機能するｎ＋不純物領域８ａ、８ｂと、ゲート
絶縁膜となる分離酸化膜７とから構成される。

上記の寄生ＭＯ３）ランジスタにおいて、ゲート電圧（
ｖｏ）とドレイン電流（ＩＤ）との関係は、第６図の実
線で示される。これによれば、ゲート電圧がＶｔｆｌを
超えると、すなわち、導電層１０にＶｔｆｌを超える電
圧が印加されると、寄生ＭＯ８）ランジスタが動作する
。この分離酸化膜７の膜圧ｔが小さくなるほど、Ｖｔｆ
ｌの値が小さくなる。言換えれば、分離酸化膜７の膜圧
が小さくなると、分離酸化膜７の下に寄生チャネルが形
成されやすくなる これを解決するため、分離酸化膜７の下のチャネルスト
ッパとしてのｐ＋不純物領域８の濃度を高くすることが
考えられる。これにより、第６図に示されるように寄生
ＭＯＳ）ランジスタの動作する最小のゲート電圧がＶｔ
ｆｌからＶｔｆ２に高められる。

しかしながら、ｐ４不純物領域８の濃度を高めると、隣
合うｎ１不純物領域ｇａ、８ｂとの間のｐ−ｎ接合の耐
圧を劣化させることになる。たとえば、寄生ＭＯ８）ラ
ンジスタのドレイン電圧（ＶＤ）とドレイン電流（Ｉｔ
））との関係は第７図に示される。今、ゲート電圧（Ｖ
ｃ　）がＯｖにおいて、ドレイン電圧とドレイン電流と
の関係が実線で示されるものとする。このとき、ｐ“不
純物領域８の濃度を高めると、ドレイン電圧とドレイン
電流との関係が２点鎖線で示されるように変化する。こ
のことは、ドレイン電圧が■１より低いｖ２でドレイン
電流が急激に増加することを意味する。すなわち、ｎ０
不純物領域８ａと８ｂとの間の短絡現象、いわゆるパン
チスルーが、より低い印加電圧で起こることになる。し
たがって、分離酸化膜の膜圧の現象に伴う寄生チャネル
の形成を防止するために、チャネルストッパの不純物濃
度を高めたとしても、逆にｐ−ｎ接合の耐圧を劣化させ
、ひいてはパンチスルー現象を容易に引起こす要因とな
る。

また、窒化膜の開口幅の縮小、すなわち分離幅の縮小に
伴って分離酸化膜の膜圧を減少させないために、フィー
ルド酸化処理の時間を長くすることが考えられる。しか
しながら、フィールド酸化処理の時間を長くすると、分
離酸化膜の横方向への拡がり、いわゆるバーズビークが
大きくなる。

このことは、結果的に素子分離幅を大きくさせる。

以上のように、先行技術においては、スペーサ窒化膜を
用いることによって酸化処理されるべき領域の開口幅を
サブ・ミクロン・オーダニ縮小スることができたとして
も、分離耐圧の低下を招くことのないサブ９ミクロン・
オーダの分離幅を有するフィールド酸化膜を形成するこ
とは困難であった。

そこで、この発明の目的は上述の問題点を解消するとと
もに、サブ噂ミクロン・オーダの素子分離幅において分
離酸化膜の膜圧が減少することなく、また寄生チャネル
の形成を防止するために分離酸化膜の下のチャネルスト
ッパの不純物濃度を調整することなく、所定の分離耐圧
を備えることが可能な半導体装置の製造方法を提供する
ことである。

［課題を解決するための手段］ この発明に従った半導体装置の製造方法によれば、まず
、酸化膜と多結晶シリコン膜とが順に積層して半導体基
板の主表面上に形成される。この多結晶シリコン膜の上
には窒化膜が形成される。

この窒化膜から多結晶シリコン膜にかけて、選択的に深
さ方向に除去することによって、所定形状の開口部を、
その下方に所定厚さの多結晶シリコン膜を残して形成す
る。その後、この開口部の側壁に所定厚さの窒化膜の枠
を形成し、さらにこの窒化膜をマスクとして用いて、開
口部を酸化させることにより、分離酸化膜が形成される
。

［作用コ この発明において、開口部が、窒化膜だけでなく多結晶
シリコン膜をも選択的に除去し、しかもその下方に所定
厚さの多結晶シリコン膜を残して形成され、その開口部
の側壁には窒化膜の枠が形成されている。そのため、多
結晶シリコン膜を介在させることによるバーズビーク低
減の効果を保持しつつ、半導体基板表面から上の酸化反
応を抑え、その下方のシリコンの酸化反応が促進される
。

その結果、形成される分離酸化膜の厚さは、半導体基板
表面上と下でほぼ均等となり、半導体基板表面の下側の
分離酸化膜の厚さは、チャネルストッパの不純物濃度を
調整することなく、所定の分離耐圧を確保するために十
分な程度のものとなる。

［実施例コ 以下、−この発明の実施例を図を用いて詳細に説明する
。

第１Ａ図〜第１Ｇ図は、この発明の一実施例における素
子分離酸化膜の形成方法を工程順に示す部分断面図であ
る。

第１Ａ図を参照して、ｐ型シリコン基板（またはｐ型ウ
ェル）１全面上に５００Ａ程度の膜厚を有するシリコン
酸化膜２が形成される。このシリコン酸化膜２の上にそ
れぞれ２０００Ａ程度の膜厚を有する多結晶シリコン膜
３とシリコン窒化膜４が形成される。

次に、第１Ｂ図を参照して、分離酸化膜を形成する領域
のシリコン窒化膜４および多結晶シリコン膜３を、フォ
トリソグラフィ技術を用いて、開口部１１を形成する。

この開口部１１の底部の下方には、シリコン酸化膜２と
の間に多結晶シリコン膜３が所定厚さ残存している。

次に、第１Ｃ図を参照して、１０００Ａ程度の膜厚を有
するシリコン窒化膜５を半導体基板ｌの全面上に形成す
る。その後このシリコン窒化膜５に反応性イオンエツチ
ングなどの異方性エツチングを施して、開口部１１の側
壁にスペーサ窒化膜１６が形成される（第１Ｄ図）。

次に第１Ｅ図を参照して、開口部１１を介してｐ型の不
純物であるボロンが半導体基板１内に注入される。イオ
ン注入条件は、加速電圧が５０７１００ｋｅＶ、注入量
が０．８Ｘ１０”　〜３ＸＩＱ１３／ｃｍ２程度である
。

次に、９５０℃程度のウェット酸素雰囲気下で、約１８
０分間フィールド酸化処理が施されることにより、３０
００Ａ程度の膜厚を有する分離酸化膜７が形成される。

これと同時に、半導体基板１には、その表面濃度が１×
１０１７〜１×１０１８／Ｃｍ３程度であるｐ０不純物
領域１２が分離酸化膜７の下にチャネルストッパとして
形成される（第１Ｆ図）。

なお、チャネルストッパを形成するために上記実施例で
はフィールド酸化処理を施す前にイオン注入を行なって
いるが、フィールド酸化処理後に高エネルギイオン注入
を行なってもよい。このときのイオン注入条件は、加速
電圧が１００〜２５０ｋｅＶ、注入量が１×１０１２〜
５×１０１２〜ｃｍ２程度である。後工程において熱処
理が施されることにより、その表面濃度が１×１０１７
〜１×１０１８／ｃｍ３程度であるｐ“不純物領域１２
が形成される。

その後、第１Ｇ図に示すように、シリコン窒化膜４、ス
ペーサ窒化膜１６および多結晶シリコン膜３がエツチン
グにより除去される。

本実施例の工程によれば、開口部１１の下方の多結晶シ
リコン膜３の厚さを適当に選ぶことにより、分離酸化膜
７の形状が、半導体基板１の表面の上下にほぼ均等の厚
さで、しかも角状の突起を生ずることなく、形成するこ
とができる。これは、熱酸化される領域の多結晶シリコ
ン膜３を薄くすることにより、半導体基板１の上の多結
晶シリコン膜３の酸化反応と、半導体基板１の表面近傍
のシリコンの酸化反応が、はぼ均等に進行するためであ
る。

また、開口部１１の下方において所定膜厚の多結晶シリ
コン膜３が存在するため、シリコン酸化膜２が露出され
た場合に比べて、熱酸化におけるバーズビークの広がり
が抑えられる。その結果、従来例として示した方法に比
べて、同一厚さの分離絶縁膜７を形成する場合のバーズ
ビークの広がりをより小さくすることができる。

本実施例を６４メガＤＲＡＭに適用した場合の、多結晶
シリコン膜３．シリコン窒化膜４．開口部１１、分離酸
化膜７などの好ましい形状寸法を、下記の表に示す。各
寸法の記号は、第１Ｄ図の開口部１１近傍を拡大した第
２Ａ図と、第１Ｇ図の分離酸化膜７の近傍を拡大した第
２Ｂ図に示すとおりである。

表 なお、本実施例において適切な形状の分離酸化膜７を得
るためには、スペーサ窒化膜１６の形成は必須条件であ
る。すなわち、開口部１１を形成した直後である第３Ａ
図に示した状態で、スペーサ窒化膜１６を形成すること
なく熱酸化を施すと、開口部１１の側壁における多結晶
シリコン膜３とシリコン窒化膜４の界面近傍での熱酸化
が比較的速く進行し、第３Ｂ図に示すように、角状の突
起７ａが形成されてしまう。このとき７ａが生ずると、
その後の工程で分離絶縁膜７の上の層に導電配線などを
形成する際に、突起７ａの下の窪みにエツチング残留物
１３が付着しく第３Ｃ図参照）、これが隣接する導電配
線間の短絡などの問題を生じさせるおそれがある。

［発明の効果］ 以上述べたように本発明によれば、開口部が、窒化膜だ
けでなく、多結晶シリコン膜をも選択的に除去し、しか
もその下方に所定厚さの多結晶シリコン膜を残して形成
され、その開口部の側壁に窒化膜の枠が形成されている
ため、次のような効果がある。

まず、バーズビークの広がりを抑制する効果を保持した
まま、分離酸化膜の厚さを、半導体基板表面の上下にほ
ぼ均等になるように形成することができる。これにより
、半導体基板表面の下方の分離酸化膜の厚さが十分確保
され、その結果チャネルストッパの不純物濃度を調節す
ることなく、寄生ＭＯ８）ランジスタが動作することを
防止し、分離耐圧を向上することができる。

また、分離酸化膜は角状の突起を生じることな（形成さ
れるため、分離酸化膜の上の層に導電配線などを形成す
るに際して、エツチング残留物が付着することによる短
絡などの不都合な現象の発生を防止することができる。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図および第１Ｇ図は、本発明の一実施例における
半導体装置の製造工程を順に示す部分断面図である。 第２Ａ図は、当実施例において開口部１１の側壁にスペ
ーサ窒化膜１６を形成した直後の、開口部１１近傍を拡
大して示す断面図、第２Ｂ図は、当実施例において分離
酸化膜７が完成した後の分離酸化膜７の近傍を拡大して
示す断面図である。 第３Ａ図、第３Ｂ図および第３Ｃ図は、当実施例の工程
においてスペーサ窒化膜１６を形成しないとした場合の
問題点を説明するための、分離酸化膜７の形成工程を順
に示す部分断面図である。 第４Ａ図、第４Ｂ図、第４Ｃ図、第４Ｄ図、第４Ｅ図お
よび第４Ｆ図は、従来の半導体装置の製造方法における
素子分離領域の形成工程を順に示す部分断面図である。 第５図は、分離酸化膜を用いて構成される寄生ＭＯ８）
ランジスタを概念的に示す断面図である。 第６図は、第５図に示される寄生ＭＯ８）ランジスタの
ゲート電圧とドレイン電流との関係を概念的に示すグラ
フである。 第７図は、第５図に示される寄生ＭＯ３）ランジスタの
ドレイン電圧とドレイン電流との関係を概念的に示すグ
ラフである。 図において、１は半導体基板、２はシリコン酸化膜、３
は多結晶シリコン膜、４．５はシリコン窒化膜、７は分
離酸化膜、１１は開口部、１６はスペーサ窒化膜である
。 なお、図中同一番号を付した部分は、同一または相当の
要素を示す。 ７：４デ負で１ｋ（乙＠シ 第２Ｂ図 第 図 第 図 ド′シイ〉電圧 Ｄ

Claims (1)

【特許請求の範囲】
1. （１）素子分離構造を有する半導体装置の製造方法であ
   って、 半導体基板の主表面上に酸化膜、多結晶シリコン膜およ
   び窒化膜を順に積層して形成する工程と、前記窒化膜か
   ら前記多結晶シリコン膜にかけて選択的に深さ方向に除
   去することによって、所定形状の開口部を、所定厚さの
   多結晶シリコン膜を残して形成する工程と、 前記開口部の側壁に、所定厚さの窒化膜の枠を形成する
   工程と を備えた、半導体装置の製造方法。