JPH04125965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04125965A JPH04125965A JP2246703A JP24670390A JPH04125965A JP H04125965 A JPH04125965 A JP H04125965A JP 2246703 A JP2246703 A JP 2246703A JP 24670390 A JP24670390 A JP 24670390A JP H04125965 A JPH04125965 A JP H04125965A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- type
- output
- receiving region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000000284 extract Substances 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に詳細には、入射光に応
じた信号を出力する半導体装置に関する。
じた信号を出力する半導体装置に関する。
従来、このような半導体装置として、第３図に示すもの
が知られている。８１などのｐ型基板１には、ｎ型不純
物がドーピングされてｎ型受光領域２が形成され、さら
に近接した位置には光生成キャリアを蓄積するｎ型蓄積
領域３が形成される。
が知られている。８１などのｐ型基板１には、ｎ型不純
物がドーピングされてｎ型受光領域２が形成され、さら
に近接した位置には光生成キャリアを蓄積するｎ型蓄積
領域３が形成される。
そして、ｐ型基板１にはｎ型ドレイン４、ｎ型ソース５
およびゲート電極６からなる電界効果トランジスタ（Ｆ
ＥＴ）が形成され、ｎ型蓄積領域３とゲート電極６は接
続されている。また、ｎ型受光領域２とｎ型蓄積領域３
の間には取込ゲート電極７が設けられ、ここに取り込み
用の信号Ｇ４が与えられている。なお、ｐ型基板１の裏
面にはアースされた電極８が設けられる。
およびゲート電極６からなる電界効果トランジスタ（Ｆ
ＥＴ）が形成され、ｎ型蓄積領域３とゲート電極６は接
続されている。また、ｎ型受光領域２とｎ型蓄積領域３
の間には取込ゲート電極７が設けられ、ここに取り込み
用の信号Ｇ４が与えられている。なお、ｐ型基板１の裏
面にはアースされた電極８が設けられる。
上記の構成例において、ｐ型基板１とｎ型受光領域２の
間に逆バイアス電圧が印加された状態で信号光ＩＮが入
力されると、ｎ型受光領域２に電荷が蓄積される。この
電荷は、スイッチＳ、によってｎ型蓄積領域３がリセッ
トされた後に、取込ゲート電極７を介してｎ型蓄積領域
３に取り込まれ、これによってＦＥＴのゲート電極６の
電位か変化する。すると、検出信号はＦＥＴによってイ
ンピーダンス変換され、ｎ型ソース５から端子ＯＵＴを
介して外部に出力される。このように、従来はｎ型受光
領域２とｎ型蓄積領域３の間に取込ゲート電極７を設け
ることにより、出力インピーダンスを低く抑えて良好な
Ｓ／Ｎ比を維持したままで信号出力を行なっていた。
間に逆バイアス電圧が印加された状態で信号光ＩＮが入
力されると、ｎ型受光領域２に電荷が蓄積される。この
電荷は、スイッチＳ、によってｎ型蓄積領域３がリセッ
トされた後に、取込ゲート電極７を介してｎ型蓄積領域
３に取り込まれ、これによってＦＥＴのゲート電極６の
電位か変化する。すると、検出信号はＦＥＴによってイ
ンピーダンス変換され、ｎ型ソース５から端子ＯＵＴを
介して外部に出力される。このように、従来はｎ型受光
領域２とｎ型蓄積領域３の間に取込ゲート電極７を設け
ることにより、出力インピーダンスを低く抑えて良好な
Ｓ／Ｎ比を維持したままで信号出力を行なっていた。
しかしながら、上記の従来技術によれば、下記の理由に
より高感度な信号出力をすることが難しかった。これを
ｍ４図により説明すると、まず同図の回路において、ス
イッチＳ２が開の状態でキャパシタＣ、Ｃはリセットさ
れ、共に同電位ｖｏｏになっているとする。この状態で
光生成キャリアによってキャパシタＣの電位がＶｏｌに
なる■ と、電位変化は（Ｖｏｏ−■。１）である。このとき、
スイッチＳ か閉しるとキャパシタＣ１とキャバンタＣ
２の間で電荷が分配され、配分後の電位をＶ とすると
、 Ｖ −Ｖ −（Ｃ／（Ｃ１＋Ｃ２１０ｘ１ （Ｖｏｏ−Ｖｏｌ） になる。上式において、（ｖｏｏ−■ｘ）は第３図にお
けるＦＥＴのゲート電極６の電位変化分に相当し、（ｖ
ｏｏ−ｖｏｌ）はｎ型受光領域２の電位変化分に相当す
るので、ゲート電極６の容量すなわぢキャパシタＣ２が
有限の大きさをもつ限り、ＦＥＴのゲート電位変化とフ
ォトダイオードの電位変化が１：１の関係をもつことは
なくなる。ましてや、キャパシタＣ２が大きくなると、
ゲート電位変化はｎ型受光領域２の電位変化に比べて減
少する。例えば、キャパシタＣ２がキャパシタＣ１の９
倍の値であるとすると、ゲート電位の変化分はｎ型受光
領域２の電位変化分の１／１０となり、Ｃ−Ｃ２の場合
でも１／２となる。従って、第３図のようにｎ型受光領
域２の信号電荷を電圧出力としてｎ型蓄積領域３に取り
込むのでは、高感度の信号検出ができない。
より高感度な信号出力をすることが難しかった。これを
ｍ４図により説明すると、まず同図の回路において、ス
イッチＳ２が開の状態でキャパシタＣ、Ｃはリセットさ
れ、共に同電位ｖｏｏになっているとする。この状態で
光生成キャリアによってキャパシタＣの電位がＶｏｌに
なる■ と、電位変化は（Ｖｏｏ−■。１）である。このとき、
スイッチＳ か閉しるとキャパシタＣ１とキャバンタＣ
２の間で電荷が分配され、配分後の電位をＶ とすると
、 Ｖ −Ｖ −（Ｃ／（Ｃ１＋Ｃ２１０ｘ１ （Ｖｏｏ−Ｖｏｌ） になる。上式において、（ｖｏｏ−■ｘ）は第３図にお
けるＦＥＴのゲート電極６の電位変化分に相当し、（ｖ
ｏｏ−ｖｏｌ）はｎ型受光領域２の電位変化分に相当す
るので、ゲート電極６の容量すなわぢキャパシタＣ２が
有限の大きさをもつ限り、ＦＥＴのゲート電位変化とフ
ォトダイオードの電位変化が１：１の関係をもつことは
なくなる。ましてや、キャパシタＣ２が大きくなると、
ゲート電位変化はｎ型受光領域２の電位変化に比べて減
少する。例えば、キャパシタＣ２がキャパシタＣ１の９
倍の値であるとすると、ゲート電位の変化分はｎ型受光
領域２の電位変化分の１／１０となり、Ｃ−Ｃ２の場合
でも１／２となる。従って、第３図のようにｎ型受光領
域２の信号電荷を電圧出力としてｎ型蓄積領域３に取り
込むのでは、高感度の信号検出ができない。
そこで本発明は、出力インピーダンスが低くてＳ／Ｎ比
が高く、しかも高感度に信号を検出することができる光
検出用の半導体装置を提供することを目的とする。
が高く、しかも高感度に信号を検出することができる光
検出用の半導体装置を提供することを目的とする。
本発明に係る半導体装置は、第１導電型の半導体基板に
、入射光、に応じて電荷を生成する第２導電型の受光領
域と、この受光領域から送られてきた電荷を蓄積するリ
セット可能な第２導電型の蓄積領域と、この蓄積領域に
ゲート電極が接続された信号出力用のトランジスタとを
備えるものにおいて、受光領域と蓄積領域の間の半導体
基板上には、受光領域の電荷を取り込む入力ゲート電極
と、取り込まれた電荷を一時的に保持する保持ゲート電
極と、保持された電荷を蓄積領域に取り出す出力ゲート
電極が設けられていることを特徴とする。
、入射光、に応じて電荷を生成する第２導電型の受光領
域と、この受光領域から送られてきた電荷を蓄積するリ
セット可能な第２導電型の蓄積領域と、この蓄積領域に
ゲート電極が接続された信号出力用のトランジスタとを
備えるものにおいて、受光領域と蓄積領域の間の半導体
基板上には、受光領域の電荷を取り込む入力ゲート電極
と、取り込まれた電荷を一時的に保持する保持ゲート電
極と、保持された電荷を蓄積領域に取り出す出力ゲート
電極が設けられていることを特徴とする。
本発明によれば、受光領域で生成された電荷は入力ゲー
ト電極を介して、いったん保持ゲート電極直下のポテン
シャル井戸に保持され、その後に出力ゲート電極を介し
て蓄積領域に転送される。
ト電極を介して、いったん保持ゲート電極直下のポテン
シャル井戸に保持され、その後に出力ゲート電極を介し
て蓄積領域に転送される。
ここで、蓄積領域は出力用のトランジスタのゲート電極
に接続されているので、結果として受光領域に蓄えられ
た電荷量の変化を、トランジスタによりインピーダンス
変換して出力できる。
に接続されているので、結果として受光領域に蓄えられ
た電荷量の変化を、トランジスタによりインピーダンス
変換して出力できる。
以下、添付図面を参照して本発明の詳細な説明する。
第１図は実施例に係る半導体装置の断面図である。そし
て、これが第３図の従来例と特徴的に異なる点は、ｎ型
受光領域２とｎ型蓄積領域３の間のｐ型基板１上に、絶
縁膜（図示せず）を介して入力ゲート電極７１、保持ゲ
ート電極７２および出力ゲート電極７３が順次設けられ
ていることである。ここで、人力ゲート電極７１には入
力制御信号Ｇ１が与えられ、これによってｎ型受光領域
２で生成された電荷が取り込まれる。保持ゲート電極７
２には保持制御信号Ｇ２が与えられ、これによって取り
込まれた電荷が一時的に保持（蓄積）される。出力ゲー
ト電極７３には出力制御信号Ｇ３が与えられ、これによ
って保持されている電荷がｎ型蓄積領域３に取り出され
る。
て、これが第３図の従来例と特徴的に異なる点は、ｎ型
受光領域２とｎ型蓄積領域３の間のｐ型基板１上に、絶
縁膜（図示せず）を介して入力ゲート電極７１、保持ゲ
ート電極７２および出力ゲート電極７３が順次設けられ
ていることである。ここで、人力ゲート電極７１には入
力制御信号Ｇ１が与えられ、これによってｎ型受光領域
２で生成された電荷が取り込まれる。保持ゲート電極７
２には保持制御信号Ｇ２が与えられ、これによって取り
込まれた電荷が一時的に保持（蓄積）される。出力ゲー
ト電極７３には出力制御信号Ｇ３が与えられ、これによ
って保持されている電荷がｎ型蓄積領域３に取り出され
る。
次に、上記実施例の動作を、第２図のポテンシャル井戸
図により説明する。
図により説明する。
まず、スイッチＳ１ （第１図）か−時的に閉となるこ
とて、ｎ型蓄積領域３がリセットされる。
とて、ｎ型蓄積領域３がリセットされる。
初期状態ではｎ型受光領域２およびｎ型蓄積領域３は共
にリセットされ、入力ゲート電極７１、保持ゲート電極
７２および出力ゲート電極７３は共にオフ状態となって
いる。この状態で信号光ＩＮがｎ型受光領域２に入射さ
れると、光量に応じてｎ型受光領域２のポテンシャル井
戸に電荷が蓄積される（第２図（ｂ）図示）。次に、保
持制御信号Ｇ２としてパルスが保持ゲート電極７２に印
加され、保持ゲート電極７２の直下に深いポテンシャル
井戸が形成され（同図（ｃ）図示）、次に入力制御信号
Ｇ１としてパルスが入力ゲート電極７〕に印加されるこ
とで、入力ゲート電極７１の直下のポテンシャル井戸が
下ってゲートが開となる。すると、ｎ型受光領域２の電
荷は入力ゲート電極７１の直下を通って、保持ゲート電
極７２直下のポテンシャル井戸に取り込まれ、保持され
る（同図（ｄ）図示）。なお、上記の場合において、人
力ゲート電極７１と保持ゲート電極７２にパルスが印加
されるタイミングは逆でもよく、同時でもよい。
にリセットされ、入力ゲート電極７１、保持ゲート電極
７２および出力ゲート電極７３は共にオフ状態となって
いる。この状態で信号光ＩＮがｎ型受光領域２に入射さ
れると、光量に応じてｎ型受光領域２のポテンシャル井
戸に電荷が蓄積される（第２図（ｂ）図示）。次に、保
持制御信号Ｇ２としてパルスが保持ゲート電極７２に印
加され、保持ゲート電極７２の直下に深いポテンシャル
井戸が形成され（同図（ｃ）図示）、次に入力制御信号
Ｇ１としてパルスが入力ゲート電極７〕に印加されるこ
とで、入力ゲート電極７１の直下のポテンシャル井戸が
下ってゲートが開となる。すると、ｎ型受光領域２の電
荷は入力ゲート電極７１の直下を通って、保持ゲート電
極７２直下のポテンシャル井戸に取り込まれ、保持され
る（同図（ｄ）図示）。なお、上記の場合において、人
力ゲート電極７１と保持ゲート電極７２にパルスが印加
されるタイミングは逆でもよく、同時でもよい。
次に、入力制御信号Ｇ１によって入力ゲート電極７１直
下の電荷通路が閉じられた後（同図（ｅ）図示）、出力
制御信号Ｇ３としてパルスが出力ゲート電極７３に印加
されることにより、出力ゲート電極７３直下で電荷通路
が開かれる。これにより、保持ゲート電極７２の直下に
保持されていた電荷が、ｎ型蓄積領域３に取り出される
（同図（ｆ）図示）。その後、出力制御信号Ｇ３によっ
て出力ゲート電極７３直下のゲートが閉じられると、ｎ
型受光領域２からｎ型蓄積領域３への電荷の転送が終了
する（同図（ｇ）図示）。ここで、ｎ型蓄積領域３はＦ
ＥＴのゲート電極６に接続されているので、ｎ型蓄積領
域３の電荷量の変化に応じてゲート電極６の電位も変化
し、ＦＥＴを通して端子ＯＵＴから外部に８カされる。
下の電荷通路が閉じられた後（同図（ｅ）図示）、出力
制御信号Ｇ３としてパルスが出力ゲート電極７３に印加
されることにより、出力ゲート電極７３直下で電荷通路
が開かれる。これにより、保持ゲート電極７２の直下に
保持されていた電荷が、ｎ型蓄積領域３に取り出される
（同図（ｆ）図示）。その後、出力制御信号Ｇ３によっ
て出力ゲート電極７３直下のゲートが閉じられると、ｎ
型受光領域２からｎ型蓄積領域３への電荷の転送が終了
する（同図（ｇ）図示）。ここで、ｎ型蓄積領域３はＦ
ＥＴのゲート電極６に接続されているので、ｎ型蓄積領
域３の電荷量の変化に応じてゲート電極６の電位も変化
し、ＦＥＴを通して端子ＯＵＴから外部に８カされる。
このため、インピーダンス変換された形で信号が出力さ
れる。
れる。
上記実施例によれば、出力用ＦＥＴのゲート電極６とｐ
型基板１との間で形成される容量を可能なかぎり小さく
することにより、Ｖ−Ｑ／Ｃなる関係から、ｎ型蓄積領
域３の電荷量変化を大きな電位変化として読みａすこと
ができる。なお、光検出部はフォトダイオードにより構
成されるので、任意の形状とすることが可能である。ま
た、冷却することにより、より高感度とすることが可能
である。
型基板１との間で形成される容量を可能なかぎり小さく
することにより、Ｖ−Ｑ／Ｃなる関係から、ｎ型蓄積領
域３の電荷量変化を大きな電位変化として読みａすこと
ができる。なお、光検出部はフォトダイオードにより構
成されるので、任意の形状とすることが可能である。ま
た、冷却することにより、より高感度とすることが可能
である。
以上、詳細に説明した通り本発明では、受光領域で生成
された電荷は入力ゲート電極を介して、いったん保持ゲ
ート電極直下のポテンシャル井戸に保持され、その後に
出力ゲート電極を介して蓄積領域に転送される。ここで
、蓄積領域は出力用のトランジスタのゲート電極に接続
されているので、結果として受光領域に蓄えられた電荷
量の変化を、トランジスタによりインピーダンス変換し
て出力できる。このため、出力インピーダンスが低くて
Ｓ／Ｎ比が高く、しかも高感度に信号を検出することが
できる。
された電荷は入力ゲート電極を介して、いったん保持ゲ
ート電極直下のポテンシャル井戸に保持され、その後に
出力ゲート電極を介して蓄積領域に転送される。ここで
、蓄積領域は出力用のトランジスタのゲート電極に接続
されているので、結果として受光領域に蓄えられた電荷
量の変化を、トランジスタによりインピーダンス変換し
て出力できる。このため、出力インピーダンスが低くて
Ｓ／Ｎ比が高く、しかも高感度に信号を検出することが
できる。
第１図は本発明の実施例に係る光検出用の半導体装置の
断面図、第２図はその作用を示すポテンシャル井戸図、
第３図は従来例に係る半導体装置の断面図、第４図は作
用の説明図である。 １・・・ｐ型基板、２・・・ｎ型受光領域、３・・・ｎ
型蓄積領域、４・・・ｎ型ドレイン、５・・・ｎ型ソー
ス、６・・・ゲート電極、７・・・取込ゲート電極、７
１・・・入力ゲート電極、７２・・・保持ゲート電極、
７３・・・出力ゲート電極。 代理人弁理士 長谷用 芳 樹実施例の動作 第２図
断面図、第２図はその作用を示すポテンシャル井戸図、
第３図は従来例に係る半導体装置の断面図、第４図は作
用の説明図である。 １・・・ｐ型基板、２・・・ｎ型受光領域、３・・・ｎ
型蓄積領域、４・・・ｎ型ドレイン、５・・・ｎ型ソー
ス、６・・・ゲート電極、７・・・取込ゲート電極、７
１・・・入力ゲート電極、７２・・・保持ゲート電極、
７３・・・出力ゲート電極。 代理人弁理士 長谷用 芳 樹実施例の動作 第２図
Claims (1)
- 【特許請求の範囲】 第１導電型の半導体基板に、入射光に応じて電荷を生成
する第２導電型の受光領域と、この受光領域から送られ
てきた電荷を蓄積するリセット可能な第２導電型の蓄積
領域と、この蓄積領域にゲート電極が接続された信号出
力用のトランジスタとを備える半導体装置において、 前記受光領域と前記蓄積領域の間の前記半導体基板上に
は、前記受光領域の電荷を取り込む入力ゲート電極と、
取り込まれた電荷を一時的に保持する保持ゲート電極と
、保持された電荷を前記蓄積領域に取り出す出力ゲート
電極が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246703A JPH04125965A (ja) | 1990-09-17 | 1990-09-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2246703A JPH04125965A (ja) | 1990-09-17 | 1990-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04125965A true JPH04125965A (ja) | 1992-04-27 |
Family
ID=17152381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246703A Pending JPH04125965A (ja) | 1990-09-17 | 1990-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04125965A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074017A (en) * | 1996-12-20 | 2000-06-13 | Jidosha Kiko Co., Ltd. | Liquid pressure control device for load responding brake |
| US7619196B2 (en) | 2006-01-31 | 2009-11-17 | Sanyo Electric Co., Ltd. | Imaging device including a multiplier electrode |
| US7829834B2 (en) * | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
-
1990
- 1990-09-17 JP JP2246703A patent/JPH04125965A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074017A (en) * | 1996-12-20 | 2000-06-13 | Jidosha Kiko Co., Ltd. | Liquid pressure control device for load responding brake |
| US7619196B2 (en) | 2006-01-31 | 2009-11-17 | Sanyo Electric Co., Ltd. | Imaging device including a multiplier electrode |
| US7829834B2 (en) * | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467858B2 (ja) | 光電変換素子 | |
| EP0046396B1 (en) | Solid state image pickup device | |
| JPH0312510B2 (ja) | ||
| JPS61120466A (ja) | 半導体光検出素子 | |
| US4734776A (en) | Readout circuit for an optical sensing charge injection device facilitating an extended dynamic range | |
| US4589003A (en) | Solid state image sensor comprising photoelectric converting film and reading-out transistor | |
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| KR960002100B1 (ko) | 전하결합소자형 이미지센서 | |
| CA2111707C (en) | High photosensitivity and high speed wide dynamic range ccd image sensor | |
| US6518607B2 (en) | Low feed through-high dynamic range charge detection using transistor punch through reset | |
| US4912536A (en) | Charge accumulation and multiplication photodetector | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| JPH0334667B2 (ja) | ||
| JPH04125965A (ja) | 半導体装置 | |
| US4266237A (en) | Semiconductor apparatus | |
| JPH06101815B2 (ja) | 撮像装置 | |
| US4075514A (en) | Sensing circuit for semiconductor charge transfer devices | |
| US5627388A (en) | CCD-solid state image sensor using electron and hole signal charges and method for processing signal thereof | |
| US4311906A (en) | Mosaic of radiation detectors read by a semiconductor device and a picture pickup system comprising a mosaic of this type | |
| Kempter | a-Si: H Image Sensor: Some Aspects of Physics and Performance | |
| JPS6376382A (ja) | 赤外線検知素子 | |
| JPS63250171A (ja) | 密着型イメ−ジセンサ | |
| JPH0542828B2 (ja) | ||
| JPH0523549B2 (ja) | ||
| JPH073869B2 (ja) | 電荷入力回路 |