JPH0412657B2 - - Google Patents
Info
- Publication number
- JPH0412657B2 JPH0412657B2 JP58173603A JP17360383A JPH0412657B2 JP H0412657 B2 JPH0412657 B2 JP H0412657B2 JP 58173603 A JP58173603 A JP 58173603A JP 17360383 A JP17360383 A JP 17360383A JP H0412657 B2 JPH0412657 B2 JP H0412657B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- pcm
- section
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 35
- 238000011084 recovery Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、PCM端局装置のPCM符号誤り率検
出回路に関する。
出回路に関する。
従来方式のデイジタル伝送システムはPCM端
局装置と、高次群のPCM多重変換装置と、デイ
ジタル伝送回線切換え装置とから構成されてい
る。斯かるデイジタル伝送システムにおいて、現
用回線の障害により、予備回線へデイジタル伝送
回線の切換えが行われた場合に、PCM端局装置、
ならびに高次群のPCM多重変換装置は、瞬間的
に同期はずれの状態におちいるが、極めて短時間
のうちに同期を回復するために、デイジタル伝送
回線の同期はずれに起因する障害は数ミリ秒以内
に抑圧される。しかし、上記高次群のPCM多重
変換装置の内部のPLL回路が安定動作状態に復
帰するためには、なお数十ミリ秒を要し、上記
PCM端局装置は同期を回復した直後の数十ミリ
秒間の期間には符号誤りを有するPCM信号を受
信することになると云う問題点がある。
局装置と、高次群のPCM多重変換装置と、デイ
ジタル伝送回線切換え装置とから構成されてい
る。斯かるデイジタル伝送システムにおいて、現
用回線の障害により、予備回線へデイジタル伝送
回線の切換えが行われた場合に、PCM端局装置、
ならびに高次群のPCM多重変換装置は、瞬間的
に同期はずれの状態におちいるが、極めて短時間
のうちに同期を回復するために、デイジタル伝送
回線の同期はずれに起因する障害は数ミリ秒以内
に抑圧される。しかし、上記高次群のPCM多重
変換装置の内部のPLL回路が安定動作状態に復
帰するためには、なお数十ミリ秒を要し、上記
PCM端局装置は同期を回復した直後の数十ミリ
秒間の期間には符号誤りを有するPCM信号を受
信することになると云う問題点がある。
通常、PCM端局装置では受信PCM信号の
PCM符号誤り率が規準値より高くなると、PCM
符号誤り率過剰警報を送出するが、４〜５秒間に
わたる同期信号誤りの検出により警報を送出する
必要があると判断する必要があり、警報の送出中
には、PCM端局装置の受信動作は停止されてい
る。従つて、上記PCM符号誤り率過剰警報がひ
とたび送出されると、４〜５秒間にわたつて回線
が切断されることになる。
PCM符号誤り率が規準値より高くなると、PCM
符号誤り率過剰警報を送出するが、４〜５秒間に
わたる同期信号誤りの検出により警報を送出する
必要があると判断する必要があり、警報の送出中
には、PCM端局装置の受信動作は停止されてい
る。従つて、上記PCM符号誤り率過剰警報がひ
とたび送出されると、４〜５秒間にわたつて回線
が切断されることになる。
第１図は従来のPCM端局装置のPCM符号誤り
率検出回路の一例を示すブロツク図であり、１は
同期信号誤り検出部、２は同期信号誤り計数部、
３は同期信号誤りリセツト部、４はPCM符号誤
り率判定部、５は同期検出回路、６はPCM符号
誤り率検出回路、７は時間計数部、８はゲートで
ある。また、Ｓ１〜Ｓ５は信号線である。
率検出回路の一例を示すブロツク図であり、１は
同期信号誤り検出部、２は同期信号誤り計数部、
３は同期信号誤りリセツト部、４はPCM符号誤
り率判定部、５は同期検出回路、６はPCM符号
誤り率検出回路、７は時間計数部、８はゲートで
ある。また、Ｓ１〜Ｓ５は信号線である。
従来のPCM端局装置のPCM符号誤り率検出回
路は、第１図に示すように受信PCM信号線Ｓ５
上の同期信号を監視し、同期パターンの一致、不
一致を検出することにより、同期信号の誤りを検
出するための同期信号誤り検出部１と、同期信号
誤り数を計数するための同期信号誤り計数部２
と、同期信号誤り計数部をリセツトするための同
期信号誤りリセツト部３と、同期信号誤りの生起
回数が閾値数を越えた場合には、PCM符号誤り
率過剰警報を送出するためのPCM符号誤り率判
定部４とを具備して構成したものである。特に、
第２図に時間関係を示すように、同期信号誤りリ
セツト部３では同期の確立が回復しだい時間計数
部７から４〜５秒（t1）ごとに信号線Ｓ２上に出
力される時間計数信号と、同期検出回路５から送
出される信号線Ｓ５上の同期はづれ信号Ｓ１とを
論理和素子としてのゲート８に加え、これにより
論理和をとり、信号線Ｓ３上の同期信号誤りリセ
ツトパルス信号としていた。このため、同期の確
立が回復した後、直ちにPCM符号誤り率の検出
を開始していた。従つて、同期の確立が回復した
直後から数十ミリ秒（t2）にわたつては、符号誤
りが含まれているPCM信号をそのまま受信する
ことになり、結果としてPCM端局装置は信号線
Ｓ４上へPCM符号誤り率過剰警報を送出してい
た。そこで、既に説明したように、従来のPCM
端局装置ではデイジタル伝送回線の切換えにより
４〜５秒間にわたつて回線が切断されると云う欠
点があつた。
路は、第１図に示すように受信PCM信号線Ｓ５
上の同期信号を監視し、同期パターンの一致、不
一致を検出することにより、同期信号の誤りを検
出するための同期信号誤り検出部１と、同期信号
誤り数を計数するための同期信号誤り計数部２
と、同期信号誤り計数部をリセツトするための同
期信号誤りリセツト部３と、同期信号誤りの生起
回数が閾値数を越えた場合には、PCM符号誤り
率過剰警報を送出するためのPCM符号誤り率判
定部４とを具備して構成したものである。特に、
第２図に時間関係を示すように、同期信号誤りリ
セツト部３では同期の確立が回復しだい時間計数
部７から４〜５秒（t1）ごとに信号線Ｓ２上に出
力される時間計数信号と、同期検出回路５から送
出される信号線Ｓ５上の同期はづれ信号Ｓ１とを
論理和素子としてのゲート８に加え、これにより
論理和をとり、信号線Ｓ３上の同期信号誤りリセ
ツトパルス信号としていた。このため、同期の確
立が回復した後、直ちにPCM符号誤り率の検出
を開始していた。従つて、同期の確立が回復した
直後から数十ミリ秒（t2）にわたつては、符号誤
りが含まれているPCM信号をそのまま受信する
ことになり、結果としてPCM端局装置は信号線
Ｓ４上へPCM符号誤り率過剰警報を送出してい
た。そこで、既に説明したように、従来のPCM
端局装置ではデイジタル伝送回線の切換えにより
４〜５秒間にわたつて回線が切断されると云う欠
点があつた。
本発明の目的は、同期の確立が回復した直後に
生起するPCM符号誤りが含まれている数十ミリ
秒にわたつて、PCM符号誤りの検出を停止する
ように構成することにより従来の欠点を解決し、
デイジタル伝送システムにおけるデイジタル伝送
回線のアベイラビリテイを向上させたPCM端局
装置のPCM符号誤り率検出回路を提供すること
にある。
生起するPCM符号誤りが含まれている数十ミリ
秒にわたつて、PCM符号誤りの検出を停止する
ように構成することにより従来の欠点を解決し、
デイジタル伝送システムにおけるデイジタル伝送
回線のアベイラビリテイを向上させたPCM端局
装置のPCM符号誤り率検出回路を提供すること
にある。
本発明によるPCM符号誤り率検出回路の構成
は同期信号誤り検出部と、同期信号誤り計数部
と、同期信号誤りリセツト部と、PCM符号誤り
率判定部とを備えたものに関する改良である。同
期信号誤り検出部は、受信PCM信号の誤りを検
出するためのものである。同期信号誤り計数部
は、同期信号誤り検出部から送出された誤りの生
起回数を計数するためのものである。同期信号誤
りリセツト部は、同期信号誤り計数部の内容をリ
セツトするリセツトパルス信号を送出するための
ものである。PCM符号誤り率判定部は、同期信
号の誤りの生起回数が閾値数を越えた場合には
PCM符号誤り率過剰警報を送出するためのもの
である。
は同期信号誤り検出部と、同期信号誤り計数部
と、同期信号誤りリセツト部と、PCM符号誤り
率判定部とを備えたものに関する改良である。同
期信号誤り検出部は、受信PCM信号の誤りを検
出するためのものである。同期信号誤り計数部
は、同期信号誤り検出部から送出された誤りの生
起回数を計数するためのものである。同期信号誤
りリセツト部は、同期信号誤り計数部の内容をリ
セツトするリセツトパルス信号を送出するための
ものである。PCM符号誤り率判定部は、同期信
号の誤りの生起回数が閾値数を越えた場合には
PCM符号誤り率過剰警報を送出するためのもの
である。
PCM符号誤り率検出回路は、受信PCM信号に
おいて、あらかじめ定められた第１の時間内での
同期信号の誤りの生起回数からPCM符号誤り率
を検出するように構成したのもである。
おいて、あらかじめ定められた第１の時間内での
同期信号の誤りの生起回数からPCM符号誤り率
を検出するように構成したのもである。
本発明においては、信号誤り計数部の内容をリ
セツトするためのリセツトパルス信号を送出する
際に、リセツトパルス信号の送出間隔を外部から
の制御信号により変更するための時間計数部と、
同期はずれ状態から同期確立状態へ系が回復した
ことを判断してリセツトパルスが最初に出される
までその判断を保持するための同期回復記憶部
と、同期回復記憶部が前記判断に基づいて出力す
る同期回復直後であることを示す信号により時間
計数部を制御してリセツトパルス信号の送出間隔
を変更する手段を上記同期信号誤りリセツト部に
具備したものである。従つて、本発明においては
同期はずれの状態のときのみならず同期の確立が
回復した後にも、あらかじめ設定された第２の時
間が経過するまで同期信号誤り計数部をリセツト
し続け、これによつて同期の確立が回復した直後
から第２の時間内には、PCM符号誤り率の検出
が停止されているように構成したものである。
セツトするためのリセツトパルス信号を送出する
際に、リセツトパルス信号の送出間隔を外部から
の制御信号により変更するための時間計数部と、
同期はずれ状態から同期確立状態へ系が回復した
ことを判断してリセツトパルスが最初に出される
までその判断を保持するための同期回復記憶部
と、同期回復記憶部が前記判断に基づいて出力す
る同期回復直後であることを示す信号により時間
計数部を制御してリセツトパルス信号の送出間隔
を変更する手段を上記同期信号誤りリセツト部に
具備したものである。従つて、本発明においては
同期はずれの状態のときのみならず同期の確立が
回復した後にも、あらかじめ設定された第２の時
間が経過するまで同期信号誤り計数部をリセツト
し続け、これによつて同期の確立が回復した直後
から第２の時間内には、PCM符号誤り率の検出
が停止されているように構成したものである。
次に、本発明について図面を参照して詳細に説
明する。
明する。
第３図は本発明によるPCM符号誤り率検出回
路の一実施例を示すブロツク図であり、第４図は
第３図に示すPCM符号誤り率検出回路の主な信
号のタイミング関係を示す図である。
路の一実施例を示すブロツク図であり、第４図は
第３図に示すPCM符号誤り率検出回路の主な信
号のタイミング関係を示す図である。
第３図において、１〜７は第１図に示す１〜７
と同一要素を示すものであるが、８は３入力形の
ゲート、９は同期回復記憶部である。第３図にお
いて、同期回復記憶部９は同期検出回路５によつ
て検出された信号線Ｓ１上の同期はずれ信号を監
視し、系が同期はずれ状態から同期確立状態へ回
復した場合には、信号線Ｓ６上の同期回復信号を
時間計数部７に送出するものである。時間計数部
７は同期の確立が回復したならば４〜５秒（t1）
の時間間隔で信号線Ｓ２上に時間計数信号を送出
するが、外部からの制御信号として同期回復信号
が信号線Ｓ６に印加されると、パルス送出時間間
隔（t1）は数十ミリ秒（t3）に短縮される。ここ
で、パルス送出時間間隔（t3）は、同期の確立が
回復した直後の、符号誤りが存在する数十ミリ秒
の間（t2）よりもやゝ長めに設定しておく。次
に、同期回復記憶部９の内容は時間計数部７から
信号線Ｓ２上に送出される時間計数信号によつて
リセツトされ、同期回復信号は信号線Ｓ６へ出力
されなくなつて、信号線Ｓ２上の時間計数信号の
パルス送出時間間隔も数十ミリ秒（t3）から４〜
５秒（t1）へと復帰する。ゲート８では、上記信
号線Ｓ１上の同期はずれ信号と、信号線Ｓ６上の
同期回復信号と、信号線Ｓ２上の時間計数信号と
の論理和をとる。斯かる動作により信号線Ｓ３上
に同期信号誤りリセツトパルス信号を生成するこ
とにより、本発明によるPCM符号誤り率検出回
路６は同期はずれ状態の時のみならず、同期が回
復した後にもあらかじめ設定された第２の時間
（t3）を経過するまでPCM符号誤り率の検出が停
止している。
と同一要素を示すものであるが、８は３入力形の
ゲート、９は同期回復記憶部である。第３図にお
いて、同期回復記憶部９は同期検出回路５によつ
て検出された信号線Ｓ１上の同期はずれ信号を監
視し、系が同期はずれ状態から同期確立状態へ回
復した場合には、信号線Ｓ６上の同期回復信号を
時間計数部７に送出するものである。時間計数部
７は同期の確立が回復したならば４〜５秒（t1）
の時間間隔で信号線Ｓ２上に時間計数信号を送出
するが、外部からの制御信号として同期回復信号
が信号線Ｓ６に印加されると、パルス送出時間間
隔（t1）は数十ミリ秒（t3）に短縮される。ここ
で、パルス送出時間間隔（t3）は、同期の確立が
回復した直後の、符号誤りが存在する数十ミリ秒
の間（t2）よりもやゝ長めに設定しておく。次
に、同期回復記憶部９の内容は時間計数部７から
信号線Ｓ２上に送出される時間計数信号によつて
リセツトされ、同期回復信号は信号線Ｓ６へ出力
されなくなつて、信号線Ｓ２上の時間計数信号の
パルス送出時間間隔も数十ミリ秒（t3）から４〜
５秒（t1）へと復帰する。ゲート８では、上記信
号線Ｓ１上の同期はずれ信号と、信号線Ｓ６上の
同期回復信号と、信号線Ｓ２上の時間計数信号と
の論理和をとる。斯かる動作により信号線Ｓ３上
に同期信号誤りリセツトパルス信号を生成するこ
とにより、本発明によるPCM符号誤り率検出回
路６は同期はずれ状態の時のみならず、同期が回
復した後にもあらかじめ設定された第２の時間
（t3）を経過するまでPCM符号誤り率の検出が停
止している。
以上説明したように本発明によれば、PCM端
局装置の符号誤り率検出回路に簡単な抑止回路を
付加することにより、デイジタル伝送回線の切換
えの際に、高次群のPCM多重変換装置において
PLL回路の引込み動作に起因するPCM端局装置
の余分なPCM符号誤り率過剰警報の発生を抑圧
し、４〜５秒間と云う無視できない時間に及ぶデ
イジタル伝送回線の切断を防ぐと云う効果があ
る。
局装置の符号誤り率検出回路に簡単な抑止回路を
付加することにより、デイジタル伝送回線の切換
えの際に、高次群のPCM多重変換装置において
PLL回路の引込み動作に起因するPCM端局装置
の余分なPCM符号誤り率過剰警報の発生を抑圧
し、４〜５秒間と云う無視できない時間に及ぶデ
イジタル伝送回線の切断を防ぐと云う効果があ
る。
第１図は、従来のPCM端局装置のPCM符号誤
り率検出回路の一例を示すブロツク図である。第
２図は、第１図に示すPCM符号誤り率検出回路
の主な信号のタイミング関係を示す図である。第
３図は、本発明によるPCM符号誤り率検出回路
の一実施例を示すブロツク図である。第４図は、
第３図に示すPCM符号誤り率検出回路の主な信
号のタイミング関係を示す図である。 １……同期信号誤り検出部、２……同期信号誤
り計数部、３……同期信号誤りリセツト部、４…
…PCM符号誤り率判定部、５……同期検出回路、
６……PCM符号誤り率検出回路、７……時間計
数部、８……論理和素子、９……同期回復記憶
部、Ｓ１〜Ｓ５……信号線。
り率検出回路の一例を示すブロツク図である。第
２図は、第１図に示すPCM符号誤り率検出回路
の主な信号のタイミング関係を示す図である。第
３図は、本発明によるPCM符号誤り率検出回路
の一実施例を示すブロツク図である。第４図は、
第３図に示すPCM符号誤り率検出回路の主な信
号のタイミング関係を示す図である。 １……同期信号誤り検出部、２……同期信号誤
り計数部、３……同期信号誤りリセツト部、４…
…PCM符号誤り率判定部、５……同期検出回路、
６……PCM符号誤り率検出回路、７……時間計
数部、８……論理和素子、９……同期回復記憶
部、Ｓ１〜Ｓ５……信号線。
Claims (1)
- １ 受信PCM信号の誤りを検出するための同期
信号誤り検出部と、前記同期信号誤り検出部から
送出された誤りの生起回数を計数するための同期
信号誤り計数部と、前記同期信号誤り計数部の内
容をリセツトするリセツトパルス信号を送出する
ための同期信号誤りリセツト部と、同期信号の誤
りの生起回数が閾値数を越えた場合にはPCM符
号誤り率過剰警報を送出するためのPCM符号誤
り率判定部とを備え、前記受信PCM信号におい
てあらかじめ定められた第１の時間内の同期信号
の誤りの生起回数からPCM符号誤り率を検出す
るように構成したPCM端局装置のPCM符号誤り
率検出回路において、前記信号誤り計数部の内容
をリセツトするための前記リセツトパルス信号を
送出する際に前記リセツトパルス信号の送出間隔
を外部からの制御信号により変更するための時間
計数部と、同期はずれ状態から同期確立状態へ系
が回復したことを判断して前記リセツトパルスが
最初に出力されるまでその判断を保持するための
同期回復記憶部と、前記同期回復部が前記判断に
基づいて出力する同期回復直後であることを示す
信号により前記時間計数部を制御しリセツトパル
ス信号の送出間隔を変更する手段を前記同期信号
誤りリセツト部に具備し、前記同期はずれ状態の
ときのみならず前記同期確立状態への回復後もあ
らかじめ設定された第２の時間が経過するまで前
記同期信号誤り計数部をリセツトし続けることに
より、前記同期確立状態への回復の直後に前記第
２の時間内には前記PCM符号誤り率の検出を停
止するように構成したことを特徴とするPCM符
号誤り率検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173603A JPS6065639A (ja) | 1983-09-20 | 1983-09-20 | Ｐｃｍ符号誤り率検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173603A JPS6065639A (ja) | 1983-09-20 | 1983-09-20 | Ｐｃｍ符号誤り率検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6065639A JPS6065639A (ja) | 1985-04-15 |
| JPH0412657B2 true JPH0412657B2 (ja) | 1992-03-05 |
Family
ID=15963662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173603A Granted JPS6065639A (ja) | 1983-09-20 | 1983-09-20 | Ｐｃｍ符号誤り率検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065639A (ja) |
-
1983
- 1983-09-20 JP JP58173603A patent/JPS6065639A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6065639A (ja) | 1985-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101116267B (zh) | 光输入中断检测装置 | |
| US4462099A (en) | Error source excluding data transmission system | |
| JPH0412657B2 (ja) | ||
| FI81706C (sv) | Aktivering av transmissionslänk genom kodsändning | |
| CA2031934C (en) | Flywheel circuit | |
| JPS58147246A (ja) | デイジタル位相復調器の切替制御方式 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JPH0153541B2 (ja) | ||
| JPS647709B2 (ja) | ||
| JPH0348997A (ja) | 監視システム | |
| JP2602738B2 (ja) | 出力断検出回路 | |
| JP2728040B2 (ja) | ディジタル専用線網の障害判定装置と判定方法 | |
| JP2822995B2 (ja) | 警報セル発生システム | |
| JPS60126938A (ja) | フレ−ム同期回路 | |
| JP3160927B2 (ja) | ループ試験回路 | |
| JP2624887B2 (ja) | 光入力障害検出装置 | |
| JPS609241A (ja) | フレーム同期方式 | |
| JPS6225005Y2 (ja) | ||
| JPS63155293A (ja) | デイジタル回線の瞬断監視・警報装置 | |
| JP2755064B2 (ja) | 伝送装置の監視方式 | |
| JPS61107838A (ja) | 入力障害処理方式 | |
| JPH04307823A (ja) | 光通信システム | |
| JPS58104549A (ja) | 通信制御方式 | |
| JPH02272917A (ja) | 受信回路切替方式 | |
| JPH01183229A (ja) | 監視制御方式 |