JPH04127437A

JPH04127437A - 半導体基板

Info

Publication number: JPH04127437A
Application number: JP24852790A
Authority: JP
Inventors: Matsuo Takaoka; 高岡　松雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-18
Filing date: 1990-09-18
Publication date: 1992-04-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕絶縁層の上に素子形成用の半導体層を有する半導体基板
に関し、絶縁層の上に形成された素子形成半導体層内の金属不純
物や結晶欠陥を除去することを目的とし、絶縁層と１、
該絶縁層の上に形成される素子形成半導体層との間に、
ゲッタリング層を設けたことを含み構成する。

〔産業上の利用分野〕

本発明は、半導体基板に関し、より詳しくは、絶縁層の
上に素子形成用の半導体層を有する半導体基板に関する
。

〔従来の技術〕

半導体装置における素子間分離耐圧の向上やラッチアッ
プの防止等を図るために、絶縁層の上にシリコン層を積
層したＳ　ＯＩ　（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌ
ａｔｏｒ）基板が用いられており、このＳｏｌ基板は、
基板貼合わせ、ＳＩＭＯＸ、再結晶等によって形成され
る。

例えば、基板貼合わせによる場合には、第４図に示すよ
うに、シリコンよりなる支持基板ａの表面にＳｉＯ□膜
すを形成し、その上にシリコンよりなる素子形成基板Ｃ
を貼合わせた後に（第４図（ａ）（ｂ））、素子形成基
板Ｃを研磨して所望の厚さとなし、この素子形成基板Ｃ
にトランジスタ等の素子を形成することになる。

〔発明が解決しようとする課題）しかし、このような構造のＳｏｌ基板においては、素子
形成基板Ｃ内の金属不純物や結晶欠陥を取り除くことが
できないために、素子形成基板Ｃに形成される素子の特
性がそれらによって劣化するといった問題がある。

本発明はこのような問題に鑑みてなされたものであって
、絶縁層の上に形成された素子形成半導体層内の金属不
純物や結晶欠陥を除くことができる半導体基板を提供す
ることを目的とする。

〔課題を解決するための手段〕

上記した課題は、第１図に例示するように、絶縁層３と
、該絶縁層３の上に形成される素子形成半導体層５との
間に、ゲッタリング層４を設けたことを特徴とする半導
体基板によって達成する。

（作　用〕本発明によれば、絶縁層３と素子形成半導体層５の間に
、ゲッタリング層４を設けている。

このため、素子形成半導体層５内に侵入した金属等の不
純物や結晶欠陥が、ゲッタリング層４によって吸収され
ることになり、素子形成半導体層５に形成されるＭＯＳ
トランジスタ等の半導体素子の特性の劣化が避けられる
。

〔実施例〕

そこで、以下に本発明の詳細を図面に基づいて説明する
。

（ａ）本発明の第１実施例の説明第１図は、本発明の一実施例装置を示す断面図であって
、図中符号ｌは、多層構造の半導体基板で、この半導体
基板ｌは、支持層２の上に、ＳｉＯ□層３、結晶歪や転
位等のあるゲッタリング層４及び単結晶の素子形成層５
をそれぞれ１μｍ、１μｍ、３μｍ程度の厚さに積層す
ることによって構成されている。

このような半導体基板１において、素子形成層５内に入
り込んだ金属不純物は、半導体素子形成工程における高
温熱処理により下方に拡散して、ゲッタリング層４内の
結晶の歪や転位により捕獲されるため、素子形成層５に
形成されるトランジスタ等の半導体素子の特性が向上す
ることになる。

（ｂ）本発明の第２実施例の説明第２図は、本発明の第２実施例装置の形成工程を示す断
面図であって、図中符号６は、厚さ６００μｍ程度の単
結晶のシリコン素子形成基板で、その上面が結晶方位＜
１００＞となるように形成されている（第２図（ａ））
。

まず、シリコン粒子を含む純水を素子形成基板６の表面
に吹き付けて、その表面に僅かな欠陥を生じさせる（第
２図（ｂ））。

そして、１１００°Ｃの温度下で素子形成基板６の表面
をウェット酸化し、その表面全体にｌＩＩｍ程度のＳｉ
ｎ、Ｍ７を成長させる。この場合、素子形成基板６の表
面の欠陥が成長して厚さｌｕｍ程度の結晶欠陥層８が形
成される（第２図（Ｃ））。

次に、素子形成基板６とほぼ同一の大きさのシリコン支
持基板９をその下面の５ｉｏｔｌ！Ｊ７に貼合わせ（第
２図（ｄ））、ついで、素子形成基板６の」二層部を研
磨して、厚さ３μｍ程度の欠陥のない素子形成半導体Ｎ
１０が結晶欠陥層８の上に残るようにする。

この後に、素子形成半導体Ｎ１０にトランジスタ等を形
成することになる。

以上の工程によって形成された半導体基板において、素
子形成半導体層１０の下の結晶欠陥層８は、第１実施例
装置に示すゲッタリング層４として機能し、これによっ
て素子形成半導体層１０内の不純物や結晶欠陥が吸収さ
れることになる。

（ｃ）本発明の第３実施例の説明第３図は、本発明の第３実施例装置の形成工程を示す断
面図であって、図中符号１１は、厚さ６００μｍ程度の
シリコン支持基板で、その上面が結晶方位＜１００＞と
なるように形成されている。

まず、１１００°Ｃの温度下で支持基板１１の表面をウ
ェット酸化し、その表面に１μｍ程度の５ｌｏ２ｖ、１
２を成長させる（第３図（ａ））。

次に、ＣＶＤ法によってＳｉＯ□膜１２膜上２多結晶シ
リコン膜１３を５００人程度形成する。膜の成長時にお
いては、支持基板１１温度を６００°Ｃ程度の温度にす
るとともに、成膜ガスとしてシラン系ガスを使用する（
第３図（ｂ））。

つづいて、支持基板１１とほぼ同一の大きさの単結晶の
シリコン素子形成基板１４を用い、結晶方位＜１００＞
の面を上にした状態でその下面を多結晶シリコン膜１３
に貼合わせ（第３図（Ｃ））、ついで、素子形成基板１
４を上層部から研磨して３μｍ程度の厚さにする（第３
図（ｄ））。

この後で、薄層化された素子形成基板１４にトランジス
タ等の半導体素子を形成することになる。

以上の工程によって形成された半導体基板において、素
子形成基板１４内に入り込んだ金属不純物は、半導体素
子形成工程における高温熱処理により下方に拡散する。

そして、その下の多結晶シリコン膜１３がゲッタリング
のシンクとして機能し、第１実施例装置のゲッタリング
層４と同様に、素子形成基板１４内の不純物の析出や結
晶欠陥等を吸収することになる。

（ｄ）本発明の他の実施例の説明上記した第２実施例では、結晶欠陥層８を形成する際に
純水とシリコン粒子を吹きかけたが、素子形成基板６に
レーザ光を照射して結晶欠陥層８を形成することもでき
る。

なお、上記した素子形成基板には、予めｐ型不純物又は
ｎ型化不純物を含ませてもよい。

〔発明の効果〕

以上述べたように本発明によれば、絶縁層と素子形成半
導体層の間にゲッタリング層を設けたので、素子形成半
導体層内に侵入した金属等の不純物や結晶欠陥は、ゲッ
タリング層によって吸収されることになり、素子形成半
導体層に形成されるＭＯＳトランジスタ等の半導体素子
の特性の劣化を避けることができる。

【図面の簡単な説明】

第１図は、本発明の第１実施例装置を示す断面図、第２図は、本発明の第２実施例装置の形成工程を示す断
面図第３図は、本発明の第３実施例装置の形成工程を示す断
面図第４図は、従来装置の形成工程を示す断面図である。（符号の説明）１・・・半導体基板、２・・・支持層、３・・・ＳｉＯ□Ｎ（絶縁Ｎ）、４・・・ゲッタリング層、５・・・素子形成層、６．１４・・・素子形成基板、７．１２・・・Ｓｉ０ｇ膜（絶縁層）、８・・・結晶欠
陥層（ゲッタリング層）、９、 ■ １・・・支持基板、１０・・・素子形成半導体層、１３・・・多結晶ノリコン膜（ゲッタリング層）。出願人富士通株式会社

Claims

【特許請求の範囲】

（１）絶縁層（３）と、該絶縁層（３）の上に形成され
る素子形成半導体層（５）との間に、ゲッタリング層（
４）を設けたことを特徴とする半導体基板。
（２）前記ゲッタリング層（４）が、結晶欠陥含有単結
晶半導体又は多結晶半導体によって形成されていること
を特徴とする請求項１記載の半導体基板。