JPH04127601U - チツプ型正特性サーミスタ - Google Patents

Abstract

(57)【要約】 【目的】 チップ型正特性サーミスタの熱応答性を向上
させるとともに、高密度実装への適応性を改善する。 【構成】 サーミスタ素体１を、上側主面１ａの表面積
が下側主面１ｂの表面積よりも小さい上すぼまりの形状
に形成して、その体積と表面積を小さくする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、チップ型正特性サーミスタに関し、詳しくは、熱応答性に優れ、 かつ、高密度実装が可能なチップ型正特性サーミスタに関する。

【０００２】

【従来の技術】

従来のチップ型正特性サーミスタとしては、例えば、図９に示すようなチップ 型正特性サーミスタがある。このチップ型正特性サーミスタ５０は、薄型の直方 体形状の正特性を有するサーミスタ素体６０の両端側に一対の電極７０，７０を 配設した構造を有している。そして、一対の電極７０，７０はそれぞれ、サーミ スタ素体６０の主面、側面及び端面に形成された主面電極７０ａ，７０ａ、側面 電極７０ｂ，７０ｂ及び端面電極７０ｃから構成されており、裏面側も図９と同 じ構造になっている。

【０００３】 このような、チップ型正特性サーミスタ５０は、大きな正の抵抗温度係数を有 しており、キュリー温度を越えると抵抗値が急激に増大して、通過する電流量を 減少させることから、回路の過熱保護用や過電流保護用など種々の用途に広く用 いられているが、近年、信頼性を向上させるために、従来以上に熱応答性に優れ たチップ型正特性サーミスタが要求されるようになっており、さらに、機器の小 型化に伴い、高密度の面実装回路に適応できるチップ型正特性サーミスタへの要 求が高まっている。

【０００４】

【考案が解決しようとする課題】

しかし、上記従来のチップ型正特性サーミスタ５０においては、サーミスタ素 体６０の体積及び表面積が大きいため、チップ型正特性サーミスタの熱容量が大 きくなるとともに、表面からの放熱量も大きくなり、十分な熱応答性を得ること ができず、信頼性が低いという問題点がある。

【０００５】 さらに、上記従来のチップ型正特性サーミスタ５０においては、図１０に示す ように、例えば、チップ型正特性サーミスタ５０を基板８１に配設し、電極７０ をランド８２にはんだ付けして接続する場合、上側の主面電極７０ａから側面電 極７０ｂ及び端面電極７０ｃにわたってはんだ８３が付着して、大量の溶融はん だ８３がはんだ付け部に溜まる。その結果、チップ型正特性サーミスタ５０を基 板８１上に高密度に実装する場合、上側の主面電極７０ａなどに付着した溶融は んだ８３が隣接するチップ型正特性サーミスタ５０に向って流れ込み、回路を短 絡させるため、実装の高密度化が妨げられるという問題点がある。

【０００６】 この考案は、上記の問題点を解決するものであり、熱応答性に優れているとと もに、高密度実装に適したチップ型正特性サーミスタを提供することを目的とす る。

【０００７】

【課題を解決するための手段】

上記目的を達成するために、この考案のチップ型正特性サーミスタは、サーミ スタ素体の両端側に一対の電極を設けてなるチップ型正特性サーミスタにおいて 、サーミスタ素体を、上側主面の表面積が下側主面の表面積よりも小さい上すぼ まりの形状に形成したことを特徴とする。

【０００８】

【作用】

この考案のチップ型正特性サーミスタは、サーミスタ素体が上すぼまりの形状 に形成されているため、上側がすぼめられている分だけ、従来のように上側がす ぼめられていないサーミスタ素体より体積及び表面積が小さくなり、チップ型正 特性サーミスタ全体としての熱容量が小さくなるとともに、放熱量が減少して熱 応答性が向上する。また、この考案のチップ型正特性サーミスタは、上すぼまり の形状を有しており、端面または側面の少なくとも一方は垂直ではなくある程度 の傾きを有しているため、電極上の溶融はんだが流れ落ちにくく、実装時に隣接 する電子部品や線路などへの溶融はんだの流れ込みが抑制され、高密度の面実装 を行なうことが可能になる。

【０００９】

【実施例】

以下、この考案の実施例を図に基づいて説明する。図１は、この考案の一実施 例にかかるチップ型正特性サーミスタを示す斜視図であり、図２及び図３はその 断面図及び平面図である。これらの図に示すように、このチップ型正特性サーミ スタＡにおいて、正特性を有するサーミスタ素体１は図１及び図２に示すように 、上すぼまりで、断面形状が台形状（いわゆる、角すい台形状）であり、その上 面（上側主面）１ａの面積は、下面（下側主面）１ｂの面積より狭くなっている 。そして、サーミスタ素体１の両端側には、電極２，２が形成されており、この 電極２，２は、傾き（θ）を有する端面１ｃから、上面１ａ側及び下面１ｂ側に まで回り込んでいる。なお、この電極２，２は、特に図示しないが、オーミック 性を有する下層電極（図示せず）の上にはんだ付け性に優れた上層電極（図示せ ず）を形成することにより形成されている。 なお、上記チップ型正特性サーミスタＡの各部の寸法を、例えば、Ｗ＝１．５ mm，Ｌ＝３．０mm，Ｌ’＝２．０mm，Ｔ＝０．６mm，Ｇ＝１．０mm，θ＝５０° と構成する。

【００１０】 このように構成されたチップ型正特性サーミスタＡは、サーミスタ素体１が上 すぼまりの形状に形成されており、上側がすぼめられている分だけ、従来例の上 側がすぼめられていないサーミスタ素体５０（図９）より体積及び表面積が小さ いため、正特性サーミスタＡ全体としての熱容量が小さくなるとともに、放熱量 が減少して熱応答性が向上する。

【００１１】 図４は周囲温度（雰囲気温度）を変化させたときの上記実施例のチップ型正特 性サーミスタＡの温度の変化の状態を示す線図であり、横軸の経過時間が０秒の 時点から周囲温度が上昇したことを示している。図４より、上記実施例の正特性 サーミスタＡ（の温度）は、周囲温度の変化に速やかに追随しており、従来の正 特性サーミスタと比較して熱応答性が著しく向上していることがわかる。

【００１２】 また、図５は上記実施例のチップ型正特性サーミスタを回路基板に面実装する 場合の状態を示している。この実施例のチップ型正特性サーミスタＡは、上すぼ まりの形状を有しており、端面１ｃが垂直ではなく、傾き（θ）を有しているた め、電極２の溶融はんだ保持能力は大きい。したがって、図５に示すように、溶 融はんだ３が、基板４上のランド５から隣接するチップ型正特性サーミスタＢに 向って流れ込んで短絡を生じることを確実に防止することが可能になり、高密度 の面実装を行なうことができる。

【００１３】 なお、上記実施例においては、断面形状が台形のサーミスタ素体１を用い、そ の傾きを有する端面１ｃから上面１ａ及び下面１ｂにかけて電極を形成した場合 について説明したが、サーミスタ素体１の形状及び電極２の形状は上記実施例に 限定されるものではなく、図６〜図８に示すような、種々の形状のサーミスタ素 体１を用いその両端側に電極２を形成したチップ型正特性サーミスタＣ，Ｄ，Ｅ はいずれもこの考案の範囲に含まれるものである。すなわち、図６のチップ型正 特性サーミスタＣは、端面１ｃが垂直であるが、側面１ｄが傾きを有する上すぼ まりの形状のサーミスタ素体１を用い、その垂直の端面１ｃには電極を形成せず 、上下両面１ａ，１ｂ及び側面１ｄに電極２を形成している。また、図７のチッ プ型正特性サーミスタＤは、端面１ｃ及び側面１ｄがいずれも傾きを有する上す ぼまりの形状のサーミスタ素体１を用い、その端面１ｃ，側面１ｄ及び下面１ｂ に電極２を形成している。さらに、図８のチップ型正特性サーミスタＥは、端面 １ｃを凹曲面状に形成した上すぼまりの形状のサーミスタ素体１を用い、その端 面１ｃ及び下面１ｂに電極２を形成している。

【００１４】 これら図６〜図８に示すチップ型正特性サーミスタＣ，Ｄ，Ｅについても上記 実施例の正特性サーミスタＡと同様の効果を得ることができる。

【００１５】

【考案の効果】

上述のように、この考案のチップ型正特性サーミスタは、サーミスタ素体を上 すぼまりの形状に形成しているので、上側がすぼめられている分だけサーミスタ 素体の体積及び表面積が小さくなり、正特性サーミスタ全体としての熱容量が小 さくなるとともに、放熱量が減少して熱応答性が向上する。

【００１６】 また、この考案のチップ型正特性サーミスタは、上すぼまりの形状を有してお り、端面または側面の少なくとも一方は垂直ではなくある程度の傾きを有してい るため、電極の溶融はんだ保持能力が大きく、溶融はんだが流れ出しにくいため 、隣接する電子部品や線路などへの溶融はんだの流れ込みを効果的に防止して、 高密度な実装を行なうことができる。

【図面の簡単な説明】

【図１】この考案の一実施例にかかるチップ型正特性サ
ーミスタを示す斜視図である。

【図２】図１のチップ型正特性サーミスタのII−II線断
面図である。

【図３】この考案の一実施例にかかるチップ型正特性サ
ーミスタを示す平面図である。

【図４】この考案の一実施例にかかるチップ型正特性サ
ーミスタの熱応答性を示す線図である。

【図５】この考案の一実施例にかかるチップ型正特性サ
ーミスタを基板上に実装した状態を示す断面図である。

【図６】この考案の一実施例にかかるチップ型正特性サ
ーミスタを示す斜視図である。

【図７】この考案の一実施例にかかるチップ型正特性サ
ーミスタを示す斜視図である。

【図８】この考案の一実施例にかかるチップ型正特性サ
ーミスタを示す斜視図である。

【図９】従来のチップ型正特性サーミスタを示す斜視図
である。

【図１０】従来のチップ型正特性サーミスタを基板上に
実装した状態を示す断面図である。

【符号の説明】

Ａ チップ型正特性サーミスタ １ サーミスタ素体 １ａ サーミスタ素体の上面（上側主面） １ｂ サーミスタ素体の下面（下側主面） ２ 電極

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 サーミスタ素体の両端側に一対の電極を
   設けてなるチップ型正特性サーミスタにおいて、サーミ
   スタ素体を、上側主面の表面積が下側主面の表面積より
   も小さい上すぼまりの形状に形成したことを特徴とする
   チップ型正特性サーミスタ。