JPH04128432U - パワーオンリセツト回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 電源投入時に一定時間のパルス幅を持つリセ
ット信号を安定に発生し、マイクロプロセッサ等の小形
化が要求される回路に使う。 【構成】 出力電圧が電源投入後の時間の関数として変
化する回路と、出力電圧を所定の閾値と比較し、比較結
果をリセット信号として出力するスレッシュホールド回
路ＩＣを有し、バイポーラトランジスタＱ１のコレクタ
とエミッタを、コンデンサＣを介して電源端子と接地点
の間に挿入し、ベースと電源端子の間に抵抗Ｒを挿入す
る。ベースとエミッタ間に並列に接続した、ダイオード
接続のトランジスタＱ２は、トランジスタＱ１の電位の
時間的変化を一定にする。コンデンサＣとトランジスタ
Ｑ１の接続点と接地間に挿入されるダイオードＤは、コ
ンデンサＣの放電を速くし、電源を再投入した場合にも
回路を安定に動作させる。

Description

【考案の詳細な説明】

【０００１】

【技術分野】

本考案はマイクロプロセッサ回路等のように電源投入時に一定の状態を設定す る必要のある回路において、状態設定のために一定時間のパルス幅を持つリセッ ト信号を発生するパワーオンリセット回路に関するものである。

【０００２】

【背景技術】

従来、この様なパワーオンリセット回路は図１に示す如き回路で構成されてい た。同図においてＥは直流電源の第２の端子、Ｒは抵抗、Ｃはコンデンサ、ＩＣ はスレッシュホールド回路、ＣＰＵはマイクロプロセッサ、ＲＥＳＥＴはマイク ロプロセッサのリセット端子であり、Ｖ_i はスレッシュホールド回路の入力電圧 である。またＧは直流電源の第１の端子である。

【０００３】 この様なパワーオンリセット回路の動作は次の様なものである。スレッシュホ ールド回路の入力電圧Ｖ_i は

【数１】 となり、この曲線を図２に示す。Ｔは閾値に達するまでの時間である。図１にお いてスレッシュホールド回路ＩＣは、Ｖ_i が閾値に達するまでの幅Ｔのリセット 信号を発生する。

【０００４】 この様なＲＣの過渡現象を利用したパワーオンリセット回路では、Ｖ_i の曲線 の傾斜の大きいところでは、電圧変化率が大きいためスレッシュホールド回路Ｉ Ｃが安定に動作するが時間幅が十分に長くとれない。逆にＴを十分長くとるもの とすると、その付近では電圧変化率が小さくスレッシュホールド回路が安定に動 作しない。時間幅Ｔを十分長くし、かつ安定動作をさせるためには抵抗値とコン デンサの容量の積を大きくしなければならない。しかし抵抗値を大きくするとＩ Ｃ回路の漏れ電流等によりＶ_i の最終値が大きくなり、時間幅Ｔに制限が出て来 る。従って一般には、コンデンサの容量Ｃを大きくすることになるが、この場合 コンデンサの物理的な容積が大きくなり、回路の実装が困難になるという欠点が ある。

【０００５】

【考案の課題】

本考案はこれらの欠点を除去するため、トランジスタ回路を使用し、Ｖ_i の変 化を直線的にしたもので、そのひとつの特徴は、出力電圧が電源投入後の時間の 関数として変化する回路と、該回路の出力電圧を所定の閾値と比較し比較結果を リセット信号として出力するスレッシュホールド回路とを有し、電源投入時に所 定の時間幅のリセット信号を提供するパワーオンリセット回路において、バイポ ーラトランジスタと、該トランジスタのコレクタとエミッタをコンデンサを介し て電源端子と接地点の間に挿入する構成と、トランジスタのベースと電源端子の 間に挿入される抵抗と、ベースとエミッタの極性と同方向にベースとエミッタの 間に並列に接続される第１のダイオードと、前記コンデンサとトランジスタとの 接続点及び接地点の間にトランジスタの通常の動作電圧に対し逆極性に接続され る別のダイオードとを有し、トランジスタの出力がスレッシュホールド回路の入 力に接続されるごときパワーオンリセット回路にある。

【０００６】

【考案の構成および作用】

図３は本考案を説明するための参考図であり、Ｒは抵抗、Ｃはコンデンサ、Ｄ はダイオード、Ｑ１はトランジスタ、ＩＣはスレッシュホールド回路、Ｅは直流 電源の第２の端子、Ｇは直流電源の第１の端子、ＣＰＵはマイクロプロセッサ、 ＲＥＳＥＴはマイクロプロセッサのリセット端子であり、Ｖ_i はスレッシュホー ルド回路の入力電圧である。

【０００７】 図３に示す接続に構成されたパワーオンリセット回路の動作は次のようなもの である。直流電圧Ｅが印加されると、ダイオードＤに抵抗Ｒを通して電流が流れ る。このことにより、トランジスタＱ１のベースはダイオードの電圧降下分だけ の電位になり、トランジスタのベース・エミッタ間が定電圧となるので、トラン ジスタＱ１のコレクタには一定電流Ｉ_C が流れる。従ってトランジスタＱ１のコ レクタ電位Ｖ_i は

【数２】 となる。この直線を図４に示す。Ｔはスレッシュホールド回路の閾値に達するま での時間である。この回路では、コンデンサに流れる電流Ｉ_C が一定となるので Ｖ_i の変化率は電源電圧ＥからトランジスタのＱ１が飽和するまでの間、直線的 に変化する。また、この電流値はトランジスタのベース・エミッタ電圧で決定さ れるから、ベースと電源間に接続した抵抗Ｒの値とダイオードの電圧降下分で決 定されるが、このＲの値はＶ_i の変化範囲には影響しない。

【０００８】 以上説明したように、この図３に示す参考例ではＶ_i が直線的に変化するから 閾値をどこにとってもＶ_i の変化率は一定になる。従って閾値をＶ_i の変化範囲 のどこにとってもスレッシュホールド回路は安定に動作する。さらに直線の傾き は抵抗値で変化させられ、それによってＶ_i の変化範囲を狭くすることがないか ら、コンデンサの値を小さくし、抵抗を大きくすることによって、十分に長いパ ルス幅を得ることができる。その上抵抗の寸法は、抵抗値には直接関係がないた め、このような回路構成をとることによって時間幅が大きく、安定でかつ実装面 積の狭いパワーオンリセット回路が実現できる。 参考例ではトランジスタをＮＰＮタイプとしているが、ＰＮＰタイプでも同様 の回路が構成できる。

【０００９】 図５は図３に示す参考例のダイオードＤの代りにトランジスタのベース・コレ クタを接続したいわゆるダイオード接続のトランジスタを挿入したもので、この 場合も第１の実施例と同様の動作となる。この場合はさらに、Ｑ１，Ｑ２をペア にしたＩＣを用いることによって実装面積を小さくすることができる上抵抗Ｒに 流れる電流と第１のトランジスタＱ１に流れる電流が等しくなるという利点が出 る。

【００１０】 図６は、本考案の実施例のトランジスタＱ１のエミッタ・コレクタ間に、電流 がエミッタからコレクタの向きに流れる極性（トランジスタの通常の動作電圧に 対し逆方向の極性）にダイオードを挿入したものである。このダイオードを挿入 することによって、電源がオフした場合にコンデンサＣの電荷をすばやく放電す るパスが設定される。それ故電源を再投入した場合にも、回路の動作は長時間電 源を断にしておいて投入した場合と同等になり、回路は安定に動作する。ここで 挿入したダイオードは電源投入時は逆バイアスになるため回路の動作にはなんら 影響を与えず、電源が断になった場合にのみコンデンサＣの電荷を断状態にある トランジスタＱ１をバイパスして流す役割を果す。

【００１１】

【考案の効果】

以上説明した様に、本考案では抵抗値を大きくすることだけで、大きな時間幅 のリセットパルスを安定に発生することができるため回路を小形化することがで きる。従ってマイクロプロセッサ等の初期状態の設定が必要で有りかつ小形化の 要求される回路に使うことができる。

【図面の簡単な説明】

【図１】従来のパワーオンリセット回路である。

【図２】スレッシュホールド回路の入力電圧の特性図で
ある。

【図３】本考案を説明するための参考図である。

【図４】スレッシュホールド回路の入力電圧の特性図で
ある。

【図５】本考案を説明するための別の参考図である。

【図６】本考案の実施例を示す回路図である。

【符号の説明】

Ｅ 直流電源の第２の端子 Ｃ コンデンサ Ｒ 抵抗 ＣＰＵ マイクロプロセッサ ＩＣ スレッシュホールド回路 Ｇ 直流電源の第１の端子 ＲＥＳＥＴ マイクロプロセッサのリセット端子 Ｖ_i スレッシュホールド回路の入力電圧 Ｔ Ｖ_i がスレッシュホールド回路の閾値に達するま
での時間 Ｑ１ 第１のトランジスタ Ｄ ダイオード Ｑ２ 第２のトランジスタ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 出力電圧が電源投入後の時間の関数とし
   て変化する回路と、該回路の出力電圧を所定の閾値と比
   較し比較結果をリセット信号として出力するスレッシュ
   ホールド回路とを有し、電源投入時に所定の時間幅のリ
   セット信号を提供するパワーオンリセット回路におい
   て、バイポーラトランジスタと、該トランジスタのコレ
   クタとエミッタをコンデンサを介して電源端子と接地点
   の間に挿入する構成と、トランジスタのベースと電源端
   子の間に挿入される抵抗と、ベースとエミッタの極性と
   同方向にベースとエミッタの間に並列に接続される第１
   のダイオードと、前記コンデンサとトランジスタとの接
   続点及び接地点の間にトランジスタの通常の動作電圧に
   対し逆極性に接続される別のダイオードとを有し、トラ
   ンジスタの出力がスレッシュホールド回路の入力に接続
   されることを特徴とするパワーオンリセット回路。
2. 【請求項２】 前記ダイオードがコレクタとベースを接
   続したトランジスタのコレクタとエミッタの間の特性に
   より与えられるごとき実用新案登録請求の範囲第１項記
   載のパワーオンリセット回路。