JPH04130618A

JPH04130618A - 半導体基板の連続処理システム

Info

Publication number: JPH04130618A
Application number: JP25104690A
Authority: JP
Inventors: Tadashi Kirisako; 桐迫　正
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-20
Filing date: 1990-09-20
Publication date: 1992-05-01
Anticipated expiration: 2014-08-16
Also published as: JP2934296B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕半導体装置を生産するシステムに関し、品質を保証した
上で生産の効率化を可能とすることを目的とし、複数の半導体基板を一枚単位で搬送して複数の処理装置
で順次処理を行う半導体基板の連続処理システムであっ
て、複数の半導体基板の連続処理過程中に、処理装置で
テストピースを処理し、処理済のテストピースを所定の
項目について評価する作業を各処理装置について定期的
に行うよう構成する。

〔産業上の利用分野〕

本発明は半導体装置を生産するシステムシステムに関す
る。

半導体装置は、汎用品であるメモリのような少品種大量
生産と、Ａ　Ｓ　Ｉ　Ｃ（ａｐｐｌｉｃａｔｉｏｎ　５
ｐｅｃｉｆｉｃ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉ
ｔ）のような多品種少量生産品とに大別される。

ＡＳＴＣはユーザ側で、製品に組込まれるものであり、
納期か短いことか要求される。

このため、ＡＳＩＣについては、短納期に適した生産シ
ステムか求められる。なお、この生産システムは、ＡＳ
ＩＣの品質を十分に保証できるものである必要かある。

〔従来の技術〕

従来、半導体装置の生産は、例えば５０枚のウェハを１
０ツトとしてギヤリヤに収め、キャリヤを搬送するバッ
チ生産システムによっていた。

処理装置の処理条件は、同一ロット内から−のウェハを
先行させて処理し、この結果をもとに決めていた。

〔発明か解決しようとする課題〕

バッチ生産システムでは、処理装置毎に、例えば５０枚
という１０ット全部のウェハの処理が終了するまで、キ
ャリヤを次の処理装置に搬送することを待たなければな
らず、ウェハが−の処理装置で処理されてから次の処理
装置で処理されるまてに時間を要し、半導体装置の製造
開始から完成までに要する時間か長くなってしまう。

本発明は品質を保証した上で生産の効率化を可能とした
半導体基板の連続処理システムを提供することを目的と
する。

〔課題を解決するための手段〕

本発明は複数の半導体基板を一枚単位で搬送して複数の
処理装置で順次処理を行う半導体基板の連続処理システ
ムであって、複数の半導体基板の連続処理過程中に、処理装置てテス
トピースを処理し、処理済のテストピースを所定の項目
について評価する作業を各処理装置について定期的に行
う構成としたものである。

〔作用〕

評価する作業の評価の結果が「良」であることは、処理
装置の動作状態が正常であることを保証し、テストピー
スを処理する前に半導体基板に対して示された処理の品
質を間接的に保証する。

〔実施例〕

第１図は、実施例を説明するブロック図で、特にゲート
アレイ（ｇａｔｅ　ａｒｒａｙ）を用いたへＳＩＣ生産
のための連続システムである。

本実施例は、電子ビーム露光装置を２台、ステッパ露光
装置を２台、レジスト塗布装置とレジス］・現像装置と
をそれぞれ１台、Ａ　Ｌ　（ａｌｕｍｉｎｕｍ）エツチ
ング装置２台、Ｐ　Ｓ　Ｇ　（ｐｈｏｓｐｈｏ　５ｉｌ
ｌｉｃａｔｅ　ｇｌａｓｓ）　　エツチング装置を２台
、ＡＬデポジション（ｄｅｐｏｓｉｔｉｏｎ）装置を２
台、ＰＳＧデポシンヨン装置を２台、検査装置を３台、
ストッカを２台、測定装置を１台、ナンバリング装置を
１台、を備えており、ストッカを除く各装置はインタフ
ェース装置１８−ａ　〜３４−ａ、　　３７−ａ。

３８−ａを介して搬送機構に結合している。

また、システム制御装置ＩＯは、前記各装置とオンライ
ン（ｏｎ　１ｉｎｅ）で通信し制御可能であり、加工処
理する半導体基板の個々についての加工内容データを有
し、また、その加工処理進行状態を把握しでいる。

尚、前記構成において特に重要なことは、必ずしも全て
のプロセス加工部を複数の装置で構成する必要はなく、
装置故障を短時間で復旧できるような装置は１台だけで
もよく、装置故障の際の復旧に長い時間を要するような
装置、例えば真空雰囲気中で加工処理を行うような装置
について複数の装置で構成することが極めて有効である
。

すなわち、装置の一方に故障が生じたとしても他方の装
置での加工処理か可能であり、該工程における長い時間
に亘る加工処理の停止を防止できるからである。

ゲートアレイを用いたＡＳＩＣは、基本論理素子を行列
状に配置したバルクウェハ（ｂｕｌｋ　ｗａｆｅｒ）に所定の配線を行うことによ
って製造する。

本実施例は前記配線をＡＬで行ない、ＡＬ配線各層間を
ＰＳＧで絶縁するものである。

第２図は、ＡＳＩＣ製造のウェハプロセスを説明するフ
ローチャートである。

次に第２図にしたかってウェハプロセスを説明する。

（１１工程ｌＡＬデポジション済のバルクウェハ（半導体基板）を、
第１ストツカ３５に収納する。

（２）工程２バルクウェハをナンバリング装置３８へ送出し、ウェハ
番号を例えばバーコードによって付与し、製造ロフトを
編成する。

以後、バルクウェハは、ウェハ番号の順番で一枚単位で
連続的に搬送されて枚葉処理される。

以下、ウェハ番号かＮｏ、　１であるバルクウェハ１０
０の処理について説明する。

第１図中、搬送機構ｌｌ内の線及び矢印はバルクウェハ
１００の搬送経路を示す。

（３）　　レジスト塗布工程３バルクウェハ＋００が搬送機構１１により搬送され、イ
ンタフェース装置２２−ａを経てレジスト塗布装置２２
内に搬入される。

装置２２は、バルクウェハ１００レジスト済を塗布する
。

（４）第１層目ＡＬ配線パターン露光工程４レジスト済
が塗布されたバルクウェハ１００は、直ちに搬送されて
、第１の電子ビーム露光装置１８（又は第２の電子ビー
ム露光装置１９）内に搬送され、こ＼て、−層目のＡＬ
配線パターンを露光される。

（５）　　レジスト現像工程５一層目のＡＬ配線パターンを露光されたバルクウェハ１
００は、搬送機構！ｌによりレジス現像装置２３に搬送
され、装置２３はレジスト剤を現像する。

（６）ＡＬエッチング工程６レジスト剤を現像されたバルクウェハ１００は、搬送機
構１１により第１のＡＬエツチング装置２４（又は第２
のＡＬエツチング装置２５）に搬送され、こ＼でエツチ
ングされ、第１層目絶縁配線パターンが形成される。

（力　層間絶縁形成工程７第１層目絶縁配線パターンが形成されたバルクウェハ１
００．は、第１　ＰＳＧデポジション装置３０（又は第
２ＰＳＧデポジシヨン装置３１）に搬送され、こ＼で層
間絶縁膜が形成される。

（８）　　レジスト塗布工程８層間絶縁膜が形成されたバルクウェハ１００は、レジス
ト塗布装置２２に搬送され、こ−でレジスト剤を塗布さ
れる。

（９）　　コンタクト窓露光工程９レジスト剤を塗布されたバルクウェハ１００は、第１ス
テツパ露光装置２０（又は第２ステツパ露光装置２１）
で、第２層目ＡＬ配線を行うためのコンタクト窓のパタ
ーンを露光する。

叫　レジスト現像工程ＩＯコンタクト窓パターンが露光されたバルク・ウェハ１０
０は、再びレジスト現像装置２３に搬送され、こ−でレ
ジスト剤が現像される。

Ｑｌｌ　　Ｐ　Ｓ　Ｇ　工”ｔチング工程１ルジスト剤
を現像されたバルクウェハｌｏｏは、第１　ＰＳＧエツ
チング装置２６（又は第２ＰＳＧエツチング装置２７）
に搬送され、こ〜てＰ２Ｏ層がエツチングされる。

０２２層目ＡＬデポジション工程１２ＰＳＧ層をエツチングされたバルクウェハ＋００は、第
１ＡＬデポジシヨン装置２８（又は第２デポジシヨン装
置２９）に搬送され、こ〜て、次層配線のためのＡＬ層
か形成される。

以後、前記工程３に戻り、２層目、３層目の配線を行い
、Ｎｏ、　Ｉのバルクウェハ１００を基板とする所定論
理ＡＳＩＣのウェハが製造される。

Ｎｏ、　１のバルクウェハ１００か最初の工程３を終了
すると、続いてＮｏ、　２のバルクウェハがレジスト塗
布装置２２内に搬入される。続いて、同じ＜　Ｎｏ、　
３゜Ｎｏ、　４・・・のバルクウェハか一枚単位て搬送
される。

このように、バルクウェハが一枚単位で次々に搬送され
て、処理装置で順次処理されるため、製造過程のバルク
ウェハには搬送のために待機している無駄な時間が無く
、従って、ＡＳＴＣは能率良く製造される。

尚、各工程においては、仕掛品量か適切である装置を選
択し、各装置における処理優先順は、システム制御装置
ｌＯにプログラムした処理生産計画に基づいて決定する
。

次に、上記の生産システムにより生産されたＡＳＩＣの
品質を保証する方法について説明する。

上記のように、バルクウェハを一枚単位で搬送して順次
処理装置で処理を行う生産システムにおいては、前記の
バッチ生産システムにおける品質保証の仕方ができない
ため、以下に説明する方法によって製品であるＡＳＩＣ
の品質を保証する。

第３図は、第１図中例えばレジスト塗布装置２２による
レジスト塗布処理の品質を保証する方法を示す。

同図、１１０はテストピースへのレジスト塗布工程であ
る。

この工程１１０ではペアＳｉウェハ２０１自体よりなる
テストピース２００（第４図参照）が装置２２内に搬入
され、搬入されたテストピース２００にレジストか塗布
される。

レジストが塗布されてレジスト膜２０２が形成された処
理後のテストピース２００Ａは、第１図中、第１〜第３
の検査装置３２〜３４又は測定装置３７に搬送され、こ
〜て第４図に示すように（ｉ）レジスト膜圧分布及び（
ｉｉ）発塵について評価される。これが評価工程１１１
である。

この評価の結果が「良」である場合には、レジスト塗布
装置２２は、Ｎｏ、　Ｉのバルクウェハにレジストを塗
布する工程１１２を行い、続いてＮｏ、　２のバルクウ
ェハレジストにレジスト塗布する工程１１３を行う。

Ｎｏ、　ｎのバルクウェハにレジストを塗布する工程１
１４を行った後、別のテストピースか再び搬入され、搬
入されたテストピースにレジストを塗布する工程１１５
を行う。

このレジストが塗布されたテストピースは、上記と同様
に、第１〜第３の検査装置を３２〜３４又は測定装置３
７に搬入され、こ−で、評価項目である（ｉ）レジスト
膜圧分布及び（ｉｉ）発塵について評価する。

これか評価工程１１６である。

この評価の結果が「良」である場合には、レジスト塗布
装置２２は、工程１１２．１１３．１１４の間は正常に
動作していたと評価し、工程１１５の前に処理したＮｏ
、　１〜Ｎｏ、　ｎのバルクウェハについてはレジスト
塗布は良好であることを間接的に保証する。

続いて、レジスト塗布装置２２は、Ｎｏ、（ｎ　＋１）
のバルクウェハにレジストを塗布する工程１１７を行う
。

また、上記評価の結果か「不良」てあった場合には１、
レジスト塗布装置２２の状態に問題かあったと判断し、
Ｎｏ、　１〜Ｎｏ、　ｎのバルクウェハについて詳細に
検査する。

併せて、レジスト塗布装置２２を調整して、良好な動作
状態となるようにする。

テストピースによるレジスト塗布装置２２の状態の管理
は所定時間毎に定期的に行われる。

また、評価の情報は、レジスト塗布装置２２の刑歴とし
て利用され、保守管理の目安とされる。

他の装置についても、上記と同様にＡＳＴＣ製造中に定
期的にテストピースを処理し、処理済のテストピースを
所定の項目について評価することにより、テストピース
に処理したバルクウェハの処理の品質を保証する。

第５図は、他の主な工程におけるテストピース及び評価
項目を示す。

■　ＡＬエッチング工程６　（ＡＬエツチング装置２４
．２５）第１のテストピース３００は、ベアＳｉウェハ３０１の
上面に５ｉＯｚ膜３０２を有し、更にＡＬ膜３０３を有
し、この表面にパターニングされたレジスト膜３０４を
有する構造である。

この第１のテストピースに３００は、ＡＬエツチング装
置２４に定期的に搬入され、エツチング処理に続いてア
ッシング処理され、符号３００　Ａで示す如くになる。

処理後のテストピース３００Ａについて（ｉ）　ＡＬエ
ツチングレイト及び（ｉｉ）発塵について評価する。

第２のテストピース４００は、ｓｉウェハ４０１の上面
にレジスト膜４０２を有する構成である。

第２のテストピース４００は、第１のテストピース３０
０と併せて、ＡＬエツチング装置２４に搬入され、エツ
チング処理、続いてアッシング処理され、符号４００Ａ
で示す如くによる。

処理後のテストピース４００　Ａについて（ｉ）レジス
トのアッシングレイト及び（ｉｉ）発塵について評価す
る。

■　層間絶縁膜形成工程７　（ＰＳＧデポジション装置
３０．３１）、テストピース５００は、ベアＳｉウェハ５０１自（本で
ある。

このテストピース５００は、ＰＳＧデポジション装置３
０に定期的に搬入され、処理され、ＰＳＧ膜５０２が形
成され、符号５００Ａで示す如くになる。

処理後のテストピース５００Ａのｐ　ｓ　ｃ　Ｈ＝５０
２　ニついて、（ｉ）リン濃度、　　（ｉｉ）膜厚、及
び（ｉ）発塵の項目について評価する。

■　ＰＳＧエッチング工程＋　１　（ＰＳＧエツチング
装置２６．２７）テストピース６００は、ベアＳ１ウエハ６０１上にＰＳ
Ｇ膜６０２を有し、この上面にエツチングレジストパタ
ーン６０３を有する構成である。

このレジストピース６００は、ＰＳＧエツチング装置２
６に定期的に搬入され、エツチングされて符号６００　
Ａで示す如くになる。

処理後のテストピース６００Ａについて（ｉ）ＰＳＧ膜
のエツチングレイト及び（ｉｉ）発塵について評価する
。

■　２層目ＡＬデポジション工程＋２（ＡＬデポジショ
ン装置２８．２９）テストピース７００は、ベアＳｉウェア７０１上に５ｉ
ｆｔ膜７０２を有する構成である。

このテストピース７００は、ＡＬデポジション装置２８
に定期的に搬入され、処理されてＡＬ膜７０３が形成さ
れ、符号７００Ａで示す如くになる。

処理後のテストピース７００Ａについて、（ｉ）ＡＬデ
ポジションレイト、（ｉｉ）ＡＬ膜７０３の反射率、（
ｉｉ）ＡＬ膜７０３の比抵抗、（ｉｖ）ＡＬ膜７０３の
粒径、（Ｖ）発塵について評価する。

上記の各評価の結果に基づいて、ＡＬエツチング装置２
４．ＰＳＧデポジション装置３０．ＰＳＧエツチング装
置２６．ＡＬデポジション装置２８の動作状態が正常で
あることが保証され、各工程における処理の品質か間接
的に保証される。

なお、本発明はＡＳＩＣに限らず、他の少量生産品の生
産にも適用し得、同様の効果を有する。

〔発明の効果〕

以上、説明した様に、本発明によれば、以下に挙げる特
長を有する。

ｌ、半導体基板を枚葉処理するため、バッチ処理に比べ
て、生産に要する期間を短縮化することが出来る。

２、テストピースを処理してこれを評価することにより
各処理装置の動作状態を半導体装置の生産を行っている
過程の中で、定期的に保証することが出来、半導体基板
にしてなされた処理の品質を間接的に保証することかて
出来る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図はＡＳＩＣ製造のウェハプロセスを評価するフロ
ーチャート、第３図はレジスト塗布処理の品質保証する方法を説明す
る図、第４図はレジスト塗布装置におけるテストピースの処理
及び評価項目を示す図、第５図は他の装置におけるテストピースの処理及び評価
項目を示す図である。図において、０はシステム制御装置、ｌは搬送機構、８．１９は電子ビーム露光装置、０．２１はステッパ露光装置、２はレジスト塗布装置、３はレジスト現像装置、４．２５はＡＬエツチング装置、６．２７はＰＳＧエツチング装置、２８．２９はＡＬデポジション装置、３０．３１はＰＳＧデポジション装置、３２〜３４は検
査装置、３５．３６はストッカ、３７は測定装置、３８はナンバリング装置、１８ａ〜３４ａ、３７ａ、３８ａはインタフェース装置
、１００はバルクウェハ１１０　、１１５はテストピースΔレジストを塗布する
工程、１１１、１１６は評価工程、１１２〜１１４．１１７はバルクウェハΔレジストを塗
布する工程、２００、３００．４００．５００．６００．７００は処
理前のテストピース、２００　Ａ、　３００　Ａ、　４００　Ａ　、５００　
Ａ　、６００　Ａ　。７００　Ａは処理後のテストピースを示す。本発明の一実施例の構成図第１図ＡＳＩＣ製造のウェハプロセス第２図レジスト塗布処理の品質を保証する方法を説明する図第図

Claims

【特許請求の範囲】複数の半導体基板（１００）を一枚単位で搬送して複数
の処理装置（１８〜３１）で順次処理を行う半導体基板
の連続処理システムであって、複数の半導体基板の連続処理過程中に、処理装置でテス
トピース（２００、３００、４００、５００、６００、
７００）を処理し、処理済のテストピース（２００Ａ、
３００Ａ、４００Ａ、５００Ａ、６００Ａ、７００Ａ）
を所定の項目について評価する作業（１１０、１１１、
１１５、１１６）を各処理装置について定期的に行う構
成としたことを特徴とする半導体基板の連続処理システ
ム。