JPH04131014U - 演算増幅器用バイアス回路 - Google Patents

Abstract

(57)【要約】 【目的】 本考案はアナログ信号を増幅する演算増幅器
への入力信号をバイアスせしめる演算増幅器用バイアス
回路に関し、演算増幅器へ電源投入時に生ずる雑音発生
防止を目的とする。 【構成】 演算増幅器（１）の一方の入力端子に直流バ
イアス電圧を供給するために、その一方が前記入力端子
に接続されかつその他方が接地される第１の抵抗（２）
と、その一方が該第１の抵抗（２）に接続されかつその
他方が直流電源に接続される第２の抵抗（３）と、前記
第１の抵抗（２）に並列接続される第１のコンデンサと
を有する演算増幅器用バイアス回路に、前記第２の抵抗
（３）に並列接続されかつ第１のコンデンサ（４）の容
量と実質に同一である第２のコンデンサ（５）を設け
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はアナログ信号を増幅する演算増幅器への入力信号をバイアスせしめる 演算増幅器用バイアス回路に関する。 本考案では、特に、演算増幅器への電源投入時に生ずる雑音発生防止を目的と する。

【０００２】

【従来の技術】

図５は従来の演算増幅器用バイアス回路を示す図である。なお、全図を通じて 同様の構成要素については同一参照符号又は記号をもって表す。本図の構成には 、演算増幅器１と、その一方が該演算増幅器１の非反転端子に接続されかつその 他方が接地される第１の抵抗２と、その一方が該第１の抵抗２に接続されかつそ の他方が直流電圧電源に接続される第２の抵抗３と、前記第１の抵抗２に並列接 続される第１のコンデンサ４と、その一方が信号を受けかつその他方が前記演算 増幅器１の反転入力端子に接続される抵抗６と、その一方が該演算増幅器１の出 力に、その他方がその反転入力端子に接続される帰還用の抵抗７とが含まれる。

【０００３】 ここで、第１の抵抗２、第２の抵抗３、抵抗６、抵抗７の抵抗値をそれぞれＲ ₁ ，Ｒ₂ ，Ｒ₃ 及びＲ₄ とし、第１のコンデンサ４の容量をＣ₁ とする。 次に動作を説明する。図６は演算増幅器の各部の信号波形を示す図である。本 図（ａ）は演算増幅器１の反転端子における抵抗６に入力する信号である。この 信号は０Ｖの基線に対して正負の交流信号である。本図（ｂ）は、バイアス回路 として第１および第２抵抗２及び３がないとした場合に演算増幅器１の出力に現 われる信号を示し、演算増幅器１、抵抗６及び７は反転増幅回路を構成するので その閉ループ利得ＧがＧ＝−Ｒ₄ ／Ｒ₁ になる。本図（ｃ）は上記増幅された交 流信号に第１及び第２の抵抗で分圧された電圧Ｖ_B ＝Ｖ_CC・Ｒ₁ ／（Ｒ₁ ＋Ｒ₂) が重ねられてバイアスされた交流信号を示される。ここでＶ_CCは直流電圧電源で ある。このようにしてバイアスされた信号はその後種々の処理がなされ最終的に はスピーカで再生される。

【０００４】

【考案が解決しようとする課題】

しかしながら従来の演算増幅器用バイアス回路では電源投入時に下記理由によ り雑音が発生するという問題があった。図７は電源投入時のバイアス電圧Ｖ_B の 変化を示す図である。電源が投入されると、電源から第２の抵抗３を介して時定 数R₂C₁で第１のコンデンサ４へ充電がされるが、同時に第１の抵抗２を介して時 定数R₁C₁で放電がされる。このため図７に示すようにバイアス電圧が所定値Ｖ_B になるまで長時間Ｔを要す。図８は電源投入時の演算増幅器の出力信号を示す図 である。本図に示すように演算増幅器１の出力信号は電源投入からＴ時間、バイ アス電圧が過渡変化状態にあるので、入力信号に対して正常にバイアスされてい ないので、この間における後段の信号処理では正常処理されず雑音として形成さ れてしまう。一方、この間の信号処理を停止すれば雑音は生じないが、応答性が 劣化するという別の問題が生じる。

【０００５】 したがって本考案は上記問題点に鑑みて電源投入時に容易にバイアス電圧の過 渡変化を防止できる演算増幅器バイアス回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案は前記問題点を解決するために演算増幅器の一方の入力端子に直流バイ アス電圧を供給するべく、その一方が前記入力端子に接続されかつその他方が接 地される第１の抵抗と、その一方が該第１の抵抗に接続されかつその他方が直流 電源に接続される第２の抵抗と、前記第１の抵抗に並列接続される第１のコンデ ンサとを有する演算増幅器用バイアス回路に前記第２の抵抗に並列接続されかつ 第１のコンデンサの容量と実質に同一である第２のコンデンサを設ける。

【０００７】

【作用】

本考案の演算増幅器用バイアス回路によれば、第１及び第２のコンデンサの容 量を実質的同一にすることによって第２のコンデンサによって形成されるバイア ス電圧の電源投入時過渡状態が第１のコンデンサによって形成されるバイアス電 圧の過渡状態を相殺するので、バイアス電圧は電源投入により即立上がり、出力 信号が直流電圧変動を受けなくなる。

【０００８】

【実施例】

以下本考案の実施例について図面を参照して説明する。図１は本発明の実施例 に係る演算増幅器用バイアス回路を示す図である。本図の構成において、図５に 示すものと異なるもは、第２の抵抗３に並列接続されかつ第１のコンデンサ４の 容量Ｃ₁ と実質的に同一である容量Ｃ₂ を有する第２のコンデンサ５である。図 ２は電源投入時の第１及び第２のコンデンサ４及び５によるバイアス電圧を示す 図である。図中の第１のコンデンサ４によるバイアス電圧は第２のコンデンサ５ がない場合のもので図７の説明と同様に形成される。一方、第２のコンデンサ５ のバイアス電圧は第１のコンデンサ４がない場合のもので、電源が投入されると 、当初充電がされてないが第１のコンデンサ２を介して時定数R₁C₂で充電され、 これと同時に第２の抵抗Ｒ₂ を介して時定数R₂C₂で放電し、このため電源投入後 Ｔ時間経過後には第１及び第２の抵抗２及び３で定まる一定電圧Ｖ_B になる。

【０００９】 図３は図２におけるバイアス電圧の合成を示す図である。本図に示すように第 １のコンデンサ４に対して第２のコンデンサ５を設け、それぞれの容量をＣ₁ ≒ Ｃ₂ とすることによって、図２におけるそれぞれのバイアス電圧の過渡状態が相 殺され、その合成バイアスは電源投入後に即立上がり、第１及び第２の抵抗２及 び３で定まるバイアス電圧になり従来のような長期の過渡状態が生じることはな い。

【００１０】 図４は電源投入時の演算増幅器の出力信号を示す図である。本図に示すように 電源投入時直後のバイアス電圧に過渡状態がなくなったので、演算増幅器１の出 力信号にも当初から正常バイアスが与えられるので、この信号かつ後段の処理回 路に送出されても、従来のように雑音としてでなく、正常の信号処理が行われる 。このため、電源投入時の発生が防止される。

【００１１】 以上、演算増幅器に用いられるバイアス回路として説明したが、フィルタ回路 等においても同じことがいえる。

【００１２】

【考案の効果】

以上説明したように、本考案によれば、演算増幅器のバイアス回路である電圧 分圧抵抗にそれぞれ並列に容量が同一のコンデンサを設けたので、電源投入時に バイアス電圧に過渡状態がなくなり即一定のバイアス電圧になり、雑音発生が防 止できる。

【図面の簡単な説明】

【図１】本発明の実施例に係る演算増幅器用バイアス回
路を示す図である。

【図２】電源投入時の第１及び第２のコンデンサによる
バイアス電圧を示す図である。

【図３】図２におけるバイアス電圧の合成を示す図であ
る。

【図４】電源投入時の演算増幅器の出力信号を示す図で
ある。

【図５】従来の演算増幅器用バイアス回路を示す図であ
る。

【図６】演算増幅器の各部の信号波形を示す図である。

【図７】電源投入時のバイアス電圧変化を示す図であ
る。

【図８】電源投入時の演算増幅器の出力信号を示す図で
ある。

【符号の説明】

１…演算増幅器 ２，３…抵抗 ４，５…コンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 演算増幅器（１）の一方の入力端子に直
   流バイアス電圧を供給するために、その一方が前記入力
   端子に接続されかつその他方が接地される第１の抵抗
   （２）と、その一方が該第１の抵抗（２）に接続されか
   つその他方が直流電源に接続される第２の抵抗（３）
   と、前記第１の抵抗（２）に並列接続される第１のコン
   デンサとを有する演算増幅器用バイアス回路において、
   前記第２の抵抗（３）に並列接続されかつ第１のコンデ
   ンサ（４）の容量と実質に同一である第２のコンデンサ
   （５）を備えることを特徴とする演算増幅器用バイアス
   回路。