JPS6258566B2 - - Google Patents
Info
- Publication number
- JPS6258566B2 JPS6258566B2 JP55029130A JP2913080A JPS6258566B2 JP S6258566 B2 JPS6258566 B2 JP S6258566B2 JP 55029130 A JP55029130 A JP 55029130A JP 2913080 A JP2913080 A JP 2913080A JP S6258566 B2 JPS6258566 B2 JP S6258566B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switch
- voltage
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子を用いた容量を負荷とする
低電力アナログ増幅器に関するものである。本発
明は特に出力信号が存在するときにのみ出力電流
が流れるいわゆるダイナミツク・アナログ増幅器
に関する。
低電力アナログ増幅器に関するものである。本発
明は特に出力信号が存在するときにのみ出力電流
が流れるいわゆるダイナミツク・アナログ増幅器
に関する。
従来、この種の増幅器は、第１図のように構成
されていた。第１図において、１，２は電源電圧
入力端子、３，４は信号入力端子、５は信号出力
端子、６，７はスイツチ、８は容量、９〜１２は
MOS形電界効果トランジスタ（以下、単にMOS
と記す）、１３は接続点である。
されていた。第１図において、１，２は電源電圧
入力端子、３，４は信号入力端子、５は信号出力
端子、６，７はスイツチ、８は容量、９〜１２は
MOS形電界効果トランジスタ（以下、単にMOS
と記す）、１３は接続点である。
第１図の回路の動作を以下に説明する。(1)ま
ず、７のスイツチをオンして、８のコンデンサに
蓄積された電荷を放電する。このとき６のスイツ
チはオフである。(2)次に、７のスイツチをオフし
て、その後に、スイツチ６をオンする。すると、
９〜１０はMOSを通して、コンデンサ８に電流
が流れ込み、コンデンサ８は除々に充電される。
(3)９〜１０のMOSに電流が流れると、９と１
０，１１と１２は対称に作られているため、本回
路は差動増幅回路として動作する。このとき、出
力に負荷容量が接続されているとすると、３と４
の電圧差を増幅した電圧に５の出力端子はなろう
として、負荷を充電する。この充電電流の大きさ
は、コンデンサ８に充電する電流に応じて大きく
なる。つまり、コンデンサ８へ流れる電流は最初
は大きいが、充電が進むにつれ端子５の電圧が上
昇することから電流値は減少する。このため、最
初は負荷に大きな電流を流すが、除々に電流値は
減少し、リニア動作領域にはいり図１の回路の利
得は上昇し、負帰還回路を構成する場合には、高
い直線性精度を得ることができる。コンデンサ８
に充分に電荷が充電されると、９〜１２の素子に
電流が流れなくなり、負荷容量の電荷は保持され
る。その後、スイツチ６をオフし、スイツチ７を
オンして、８の電荷を放電する。
ず、７のスイツチをオンして、８のコンデンサに
蓄積された電荷を放電する。このとき６のスイツ
チはオフである。(2)次に、７のスイツチをオフし
て、その後に、スイツチ６をオンする。すると、
９〜１０はMOSを通して、コンデンサ８に電流
が流れ込み、コンデンサ８は除々に充電される。
(3)９〜１０のMOSに電流が流れると、９と１
０，１１と１２は対称に作られているため、本回
路は差動増幅回路として動作する。このとき、出
力に負荷容量が接続されているとすると、３と４
の電圧差を増幅した電圧に５の出力端子はなろう
として、負荷を充電する。この充電電流の大きさ
は、コンデンサ８に充電する電流に応じて大きく
なる。つまり、コンデンサ８へ流れる電流は最初
は大きいが、充電が進むにつれ端子５の電圧が上
昇することから電流値は減少する。このため、最
初は負荷に大きな電流を流すが、除々に電流値は
減少し、リニア動作領域にはいり図１の回路の利
得は上昇し、負帰還回路を構成する場合には、高
い直線性精度を得ることができる。コンデンサ８
に充分に電荷が充電されると、９〜１２の素子に
電流が流れなくなり、負荷容量の電荷は保持され
る。その後、スイツチ６をオフし、スイツチ７を
オンして、８の電荷を放電する。
(1)〜(3)の動作では、接続点１３の電圧がある程
度、上昇した後に、動作が終了するため、出力電
圧として低い電圧が出ないという欠点があつた。
また、出力電流を大きくするには、コンデンサ８
を大きくしなければならないという欠点もあつ
た。
度、上昇した後に、動作が終了するため、出力電
圧として低い電圧が出ないという欠点があつた。
また、出力電流を大きくするには、コンデンサ８
を大きくしなければならないという欠点もあつ
た。
従つて本発明は従来の回路の上記欠点を改善す
るもので、その目的は接続点１３の電位を上昇さ
せることなく従来と同様の電流を回路に供給する
ごときアナログ増幅器を提供することにあり、そ
の特徴は信号入力端子と信号出力端子を有し容量
を負荷とする差動増幅器において、差動増幅器に
動作電流を供給するカレント・ミラー回路が差動
増幅器に直列に接続され、該カレント・ミラー回
路の入力電流が、電源と該カレント・ミラー回路
の間に設けた、スイツチと容量素子から成る電流
制御回路に、負荷を充電するのに必要な時間だけ
流れる充電電流または放電電流であるごときダイ
ナミツク・アナログ増幅器にある。以下図面によ
り実施例を説明する。
るもので、その目的は接続点１３の電位を上昇さ
せることなく従来と同様の電流を回路に供給する
ごときアナログ増幅器を提供することにあり、そ
の特徴は信号入力端子と信号出力端子を有し容量
を負荷とする差動増幅器において、差動増幅器に
動作電流を供給するカレント・ミラー回路が差動
増幅器に直列に接続され、該カレント・ミラー回
路の入力電流が、電源と該カレント・ミラー回路
の間に設けた、スイツチと容量素子から成る電流
制御回路に、負荷を充電するのに必要な時間だけ
流れる充電電流または放電電流であるごときダイ
ナミツク・アナログ増幅器にある。以下図面によ
り実施例を説明する。
第２図と第３図は本発明の実施例であつて、
１，２は電源電圧入力端子、３，４は信号入力端
子、５は信号出力端子、６，７はスイツチ、８は
コンデンサ、９〜１２は差動増幅回路を構成する
MOS、１３，１４は接続点、１５，１６はカレ
ント・ミラー回路を構成するMOS、１７は電流
制御回路、１８，１９は電流出力端子、２０は電
流制御回路の信号入力端子である。
１，２は電源電圧入力端子、３，４は信号入力端
子、５は信号出力端子、６，７はスイツチ、８は
コンデンサ、９〜１２は差動増幅回路を構成する
MOS、１３，１４は接続点、１５，１６はカレ
ント・ミラー回路を構成するMOS、１７は電流
制御回路、１８，１９は電流出力端子、２０は電
流制御回路の信号入力端子である。
第２図と第３図を用いて、以下動作を説明す
る。１７は、２０に加わる信号により電流を制御
する回路で、出力電流波形は、第４図Ａのように
なる。つまり、t1から電流が流れ、しだいに電流
は減少しt2で、電流が流れなくなり、その後t3で
初期状態にもどる。t1からt2の時間内に、出力信
号はセツトリングを終了するようにt2を設定す
る。第４図Ｂは出力電圧波形で第２図の出力点５
の電圧を示す。
る。１７は、２０に加わる信号により電流を制御
する回路で、出力電流波形は、第４図Ａのように
なる。つまり、t1から電流が流れ、しだいに電流
は減少しt2で、電流が流れなくなり、その後t3で
初期状態にもどる。t1からt2の時間内に、出力信
号はセツトリングを終了するようにt2を設定す
る。第４図Ｂは出力電圧波形で第２図の出力点５
の電圧を示す。
第３図は、１７の構成例で、６，７のスイツチ
と８のコンデンサで成り、２０の信号はスイツチ
を制御し、t1以前では、６がオフ、７がオンであ
る。t1で、７がオフした後６がオンし、t2でコン
デンサ８の充電が終了し、電流が流れなくなつた
後、t3で、スイツチ６をオフして、７をオンする
ことで８を放電し、初期状態にもどすことによ
り、上記の動作を実現した例である。１７の出力
１８，１９に電流が流れると、１４の電圧は電流
値に応じて、上昇し、１６に電流が流れる。１５
と１６は同種のMOSであるので、１５には、１
６と同様な電流が流れる。このとき、電流値の大
きさの比は、１５と１６の寸法比で決まるので、
１５に流れる電流波形は１８，１９に流れる電流
波形と同様となる。したがつて、従来回路と同様
な動作電流を差動増幅回路に流すことが可能であ
り、その動作も同等なものである。ところが、１
５の素子に流れる電流は、１５のMOSの特性
上、１３の電圧にほとんど依存しない。そのた
め、出力電圧が低い電圧であつても、１３の電圧
は、それに応じて低下するため、低い出力電圧を
制限することはないという特徴を有する。また、
１７の出力電流の大きさは、１５，１６の寸法比
で希望の大きさに変換されるため、制限はなく、
例えば図３の構成を１７に用いる場合、コンデン
サ８は、従来のものより小さくてよいという特徴
もある。
と８のコンデンサで成り、２０の信号はスイツチ
を制御し、t1以前では、６がオフ、７がオンであ
る。t1で、７がオフした後６がオンし、t2でコン
デンサ８の充電が終了し、電流が流れなくなつた
後、t3で、スイツチ６をオフして、７をオンする
ことで８を放電し、初期状態にもどすことによ
り、上記の動作を実現した例である。１７の出力
１８，１９に電流が流れると、１４の電圧は電流
値に応じて、上昇し、１６に電流が流れる。１５
と１６は同種のMOSであるので、１５には、１
６と同様な電流が流れる。このとき、電流値の大
きさの比は、１５と１６の寸法比で決まるので、
１５に流れる電流波形は１８，１９に流れる電流
波形と同様となる。したがつて、従来回路と同様
な動作電流を差動増幅回路に流すことが可能であ
り、その動作も同等なものである。ところが、１
５の素子に流れる電流は、１５のMOSの特性
上、１３の電圧にほとんど依存しない。そのた
め、出力電圧が低い電圧であつても、１３の電圧
は、それに応じて低下するため、低い出力電圧を
制限することはないという特徴を有する。また、
１７の出力電流の大きさは、１５，１６の寸法比
で希望の大きさに変換されるため、制限はなく、
例えば図３の構成を１７に用いる場合、コンデン
サ８は、従来のものより小さくてよいという特徴
もある。
第２図の実施例では、１５，１６をＮチヤンネ
ル形のMOSで構成しているが、これは、Ｐチヤ
ンネル形でも、バイポーラでも、全く同様に構成
することが可能である。また、９〜１２の差動回
路についても、バイポーラを用いたもの、あるい
は、他の回路構成の増幅器を用いても動作電流の
減少にともない利得が上昇し、動作電流が切れる
と出力電圧が保持される機能を有するものであれ
ば、本発明回路を構成できる。
ル形のMOSで構成しているが、これは、Ｐチヤ
ンネル形でも、バイポーラでも、全く同様に構成
することが可能である。また、９〜１２の差動回
路についても、バイポーラを用いたもの、あるい
は、他の回路構成の増幅器を用いても動作電流の
減少にともない利得が上昇し、動作電流が切れる
と出力電圧が保持される機能を有するものであれ
ば、本発明回路を構成できる。
以上、説明したように、容量を負荷とする低電
力増幅器で、出力電圧範囲が広く、構成素子の寸
法も小形であるという特徴を有することから、集
積回路において、積分器等を構成すれば、集積回
路の高密度化、低電力化に大きな効果がある。
力増幅器で、出力電圧範囲が広く、構成素子の寸
法も小形であるという特徴を有することから、集
積回路において、積分器等を構成すれば、集積回
路の高密度化、低電力化に大きな効果がある。
第１図は従来の増幅回路の例、第２図は本発明
による増幅回路の実施例、第３図は電流制御回路
の構成例、第４図Ａ及びＢは電流制御回路の出力
波形の例である。 １，２……電源電圧入力端子、３，４……信号
入力端子、５……信号出力端子、６，７……スイ
ツチ、８……コンデンサ、９，１０，１１，１
２，１５，１６……MOS電界効果形トランジス
タ、１３，１４……接続点、１７……電流制御回
路、１８，１９……電流制御回路出力端子、２０
……電流制御回路信号入力端子。
による増幅回路の実施例、第３図は電流制御回路
の構成例、第４図Ａ及びＢは電流制御回路の出力
波形の例である。 １，２……電源電圧入力端子、３，４……信号
入力端子、５……信号出力端子、６，７……スイ
ツチ、８……コンデンサ、９，１０，１１，１
２，１５，１６……MOS電界効果形トランジス
タ、１３，１４……接続点、１７……電流制御回
路、１８，１９……電流制御回路出力端子、２０
……電流制御回路信号入力端子。
Claims (1)
- １ 信号入力端子と信号出力端子を有し容量を負
荷とする差動増幅器において、差動増幅器に動作
電流を供給するカレント・ミラー回路が差動増幅
器に直列に接続され、該カレント・ミラー回路の
入力電流が、電源と該カレント・ミラー回路の間
に設けた、スイツチと容量素子から成る電流制御
回路に、負荷を充電するのに必要な時間だけ流れ
る充電電流または放電電流であることを特徴とす
るダイナミツク・アナログ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913080A JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913080A JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126303A JPS56126303A (en) | 1981-10-03 |
| JPS6258566B2 true JPS6258566B2 (ja) | 1987-12-07 |
Family
ID=12267708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2913080A Granted JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56126303A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105919A (nl) * | 1981-12-31 | 1983-07-18 | Philips Nv | Dynamische versterkerschakeling. |
| EP3217550B1 (en) * | 2016-03-11 | 2024-01-10 | Socionext Inc. | Circuitry for use in comparators |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034285B2 (ja) * | 1975-11-14 | 1985-08-08 | 新白砂電機株式会社 | 増幅回路 |
-
1980
- 1980-03-10 JP JP2913080A patent/JPS56126303A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126303A (en) | 1981-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11476803B2 (en) | Oscillating circuit and electronic device | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| JP3090189B2 (ja) | 増幅回路 | |
| JPS5819026A (ja) | パルス幅変調回路 | |
| US6064240A (en) | Comparator circuit with low current consumption | |
| JPS6258566B2 (ja) | ||
| EP0175853B1 (en) | Rectifier circuit | |
| US4431971A (en) | Dynamic operational amplifier | |
| US6472928B1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JP4268580B2 (ja) | スイッチトキャパシタ回路 | |
| JP4538969B2 (ja) | シリーズレギュレータ回路 | |
| SU1314440A1 (ru) | Дифференциальный усилитель | |
| JPH0519323B2 (ja) | ||
| JPS607854B2 (ja) | 単安定マルチバイブレ−タ回路 | |
| JPS6122345Y2 (ja) | ||
| JPS6217755B2 (ja) | ||
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPS6027211A (ja) | ブースター回路 | |
| JPH02173575A (ja) | ピーク値保持回路 | |
| JPH05218825A (ja) | 電圧比較回路 | |
| JPH027524B2 (ja) | ||
| JPS5818717A (ja) | 定電圧電源回路 | |
| JPS6116604A (ja) | 増幅回路 |