JPH04131937A - デバッグ例外におけるステップトレース機能試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図〜第４図） 発明の効果 〔概要〕 デバッグ例外におけるステップトレース機能試験方法に
関し、 プログラムの暴走を防ぎ、プログラム実行時間を短縮す
ると共に、命令連続実行時のデバッグ例外試験を可能に
することを目的とし、 デバッグ例外（ステップトレース機能）と、割込み退避
情報をスタックするためのポインタとを備えた計算機装
置のデバッグ例外におけるステップトレース機能試験方
法において、結果退避情報格納部に、予め設定した正解
割込み退避情報と同じ値をスタックしておくと共に、ス
タックポインタを、前記結果退避情報格納部内の正解割
込み退避情報の先頭に設定しておき、ステップトレス機
能のデバッグ例外発生時に、割込みハンドラプログラム
中で、割込み退避情報量分の値を、スタックポインタに
加算することにより、結果の割込み退避情報を破壊する
ことなく、正解割込み退避情報に基づいて復帰できるよ
うに構成する。

〔産業上の利用分野〕

本発明はデバッグ例外におけるステップトレース機能試
験方法に関し、更に詳しくいえば、デバッグ例外（ステ
ップトレース機能）を具備した計算機装置に用いられ、
特に、デバッグ例外（ステップトレース機能）試験の割
込み処理における復帰処理を改善したデバッグ例外にお
けるステップトレース機能の試験方法に関する。

〔従来の技術］ 第５図は、従来例のデバッグ例外におけるステップトレ
ース機能試験方法説明図である。

従来、デバッグ例外（ステップトレース機能）を具備し
た計算機装置において、デバッグ例外の試験が行われて
いた。

例えば、第５図のように、実行プログラムを実行し、命
令の１ステップ実行毎に割り込みを発生する。

この割り込み処理により、割り込みハンドラプログラム
を起動して実行し、戻り命令で元の実行プログラムに戻
り、その後、割り込み情報のｆｌ認を行う。

この場合、スタックポインタは固定化して用い、割込み
退避情報は上書きし、ｌステップ実行毎に、割込み退避
情報を確認しながら処理を行っていた。

〔発明が解決しようとする課題〕

上記のような情報のものにおいては次のような欠点があ
った。

（１）従来のデバッグ例外試験では、ｌステップ実行毎
に割込み退避情報を確認するため、命令連続実行時のデ
バッグ例外（ステップトレース機能）試験が不可能であ
った。

（２）１ステップ実行毎に割り込みを発生させ、割込み
退避情報に基づいた復帰方法であるため、割込み退避情
報が間違っていると、プログラムが暴走する可能性があ
る。

（３）プログラムの実行に時間がかかりすぎる。

本発明はこのような従来の欠点を解消し、プログラムの
暴走を防ぎ、プログラム実行時間を短縮すると共に、命
令連続実行時のデバッグ例外試験を可能とすることを目
的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、図中、１はＣＰＵ、２
は結果退避情報格納部を示す。

本発明は、上記の目的を達成するため、デバッグ例外（
ステップトレース機能）と、割込み退避情報をスタック
するためのポインタとを備えた計算機装置のデバッグ例
外におけるステップトレス機能試験方法において、 結果の割込み退避情報を連続してスタックする、結果退
避情報格納部２に、予め設定した正解割込み退避情報と
同じ値をスタックしておくと共に、スタックポインタを
、前記結果退避情報格納部２内の正解割込み退避情報の
先頭に設定しておき、ステップトレース機能のデバッグ
例外発生時に、割込みハンドラプログラム中で、割込み
退避情報量分の値を、スタックポインタに加算すること
により、 結果の割込み退避情報を破壊することなく、正解割込み
退避情報に基づいて復帰できるようにしたものである。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

デバッグ例外を発生させる前に、結果退避情報格納部２
には、正解割込み退避情報（１回分〜ｎ回分）と同じ値
をスタックしておき、更に最初の結果退避情報をスタッ
クするためのダミー「ＤＵＭＭＹ、領域を設けておく。

実行プログラムが処理され、試験対象命令ｌでＣＰＩＪ
Ｉに対して割込みを発生させる。この割込みがＣＰＵＩ
で受は付けられると、割込みハンドラプログラムが起動
されて処理が行われる。

この時、割込み退避情報量分の値をスタックポインタに
加算する。

このため、戻り命令で復帰する際、結果の割込み退避情
報を破壊することなく、正解割込み情報に基づいて復帰
する。これにより、プログラムの暴走を防くことが可能
となる。

上記の処理は、試験対象命令毎（命令１〜ｎ）に割込み
を発生して実行するが、割込み情報の確認については、
■ステップ毎に確認するのではなく、デバッグ例外終了
後に確認する。

したがって、プログラム実行時の短縮が可能となると共
に、命令連続実行時間のデバッグ例外（ステップトレー
ス機能）試験が可能となる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明の１実施例における計算機装置のブロ
ック図、第３図は、試験方法の説明図、第４図は、スタ
ックポインタの移動状態説明図である。

図中、第１図と同符号は、同一のものを示す。また、３
は正解退避情報格納部、４は試験プログラム実行制御部
、５はハンドラプログラム実行制御部、６は割込み処理
制御部、７はスタックポインタを示す。

この実施例では、計算機装置を第２図のように構成する
。即ち、計算機装置に、ＣＰＵ　Ｌ結果退避情報格納部
２、正解退避情報格納部３、試験プログラム実行制御部
４、ハンドラプログラム実行制御部５を設けると共に、
ＣＰＵＩには、割込み処理制御部６、スタックポインタ
７を設ける。

結果退避情報格納部２は、結果の割込み退避情報をスタ
ックするメモリであり、最初は、正解割込み退避情報を
スタックすると共に、ダミ一部分を設けておく。そして
、割込み処理を実行する度に、最初にスタックした正解
割込み退避情報（使用済情報）を、順次結果の割込み退
避情報で書き換えるものである。

正解退避情報格納部３は、予め正確割込み退避情報を設
定しておくメモリである。

次に、デバッグ例外におけるステップトレース機能試験
方法を、第３図に基づいて説明する。

先ず、実行プログラムに、デバッグ例外（ステップトレ
ース機能）の条件を設定する。その後、試験プログラム
実行制御部４による制御で、実行プログラムを実行させ
る。

このプログラムの実行で、試験対象命令ｌがくると、割
込みを発生し、ＣＰＵＩに要求を出す。

この割込み要求が受は付けられると、ＣＰＵ　ｌは、割
込みハンドラプログラムを起動し、ハンドラプログラム
実行制御部５による制御で該別込みハンドラプログラム
を実行させる。

この割込みハンドラプログラム中で、割込み退避情報量
分の値をスタックポインタ７に加算する。

これにより、結果退避情報格納部２に格納された、結果
の割込み退避情報を破壊することなく、正解割込み退避
情報に基づいて復帰する。

その後、試験対象命令２〜ｎについて同様な処理を繰り
返して行い、試験対象命令ｎ個の処理を終了すると、結
果退避情報格納部２の内容と、正解退避情報格納部３の
内容とを比較し、割込み情報の確認を行う。

上記の試験におけるスタックポインタの移動状態は、第
４図のようになる。なお図のＳＰは、本発明におけるス
タックポインタの示す位置であり、旧ＳＰは、旧方式（
従来例の試験方法で行った場合）によるスタックポイン
タの示す位置である。

試験開始時には、結果退避情報格納部２内の正解割込み
退避情報の先頭（正解退避情報１回分）に設定されてい
る。

その後、割込みが発生すると、ダミー　（ＤＵＭＭＹ）
の位置に結果退避情報が格納されると共に、この位置に
スタックポインタの位置ＳＰが移動する（旧ＳＰは変化
なし）。

そして、割込みハンドラプログラムの実行により、スタ
ックポインタを退避情報骨（結果退避情報骨）だけ加算
するので、スタックポインタの位置ＳＰは、正解退避情
報１回分の位置となり（旧ＳＰは結果退避情報の位置）
、この正解割込み退避情報に基づいて、戻り命令により
復帰する。

この戻り命令が実行されると（復帰後）、スタックポイ
ンタの位置ＳＰは、正解退避情報２回分の位置に移動す
る（旧ＳＰは正解退避情報１回分の位置にある）。

このようなスタックポインタの位置ＳＰの移動により、
本発明の試験方法が処理されることになる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

（１）割込み処理の復帰情報として、常に正解割込み退
避情報を用いることができるため、プログラムの暴走を
防くことができる。

（２）デバッグ例外（ステップトレース機能）終了後に
、割込み情報の確認を行うことができるから、プログラ
ム実行時間の短縮が可能となる。

また、命令連続実行時のデバッグ例外（ステップトレー
ス機能）試験が可能となる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２乃至第４図は本発明の１実施例を示した図であり、 第２図は計算機装置のブロック図、 第３図はデバッグ例外におけるステップトレス機能試験
方法の説明図、 第４図はスタックポインタの移動状態説明図、第５図は
従来例の試験方法説明図である。 −ＣＰＵ ２−結果退避情報格納部 ３−正解退避情報格納部 ４−試験プログラム実行制御部 ５−ハンドラプログラム実行制御部 ５−割込み処理制御部 ７−スタックポインタ

Claims (1)

1. 【特許請求の範囲】 デバッグ例外（ステップトレース機能）と、割込み退避
   情報をスタックするためのポインタとを備えた計算機装
   置のデバッグ例外におけるステップトレース機能試験方
   法において、 結果の割込み退避情報を連続してスタックする、結果退
   避情報格納部（２）に、 予め設定した正解割込み退避情報と同じ値をスタックし
   ておくと共に、 スタックポインタを、前記結果退避情報格納部（２）内
   の正解割込み退避情報の先頭に設定しておき、 ステップトレース機能のデバッグ例外発生時に、割込み
   ハンドラプログラム中で、割込み退避情報量分の値を、
   スタックポインタに加算することにより、 結果の割込み退避情報を破壊することなく、正解割込み
   退避情報に基づいて復帰できるようにしたことを特徴と
   するデバッグ例外におけるステップトレース機能試験方
   法。