JPH04133451A - 半導体集積回路パッケージ - Google Patents

半導体集積回路パッケージ

Info

Publication number
JPH04133451A
JPH04133451A JP2256695A JP25669590A JPH04133451A JP H04133451 A JPH04133451 A JP H04133451A JP 2256695 A JP2256695 A JP 2256695A JP 25669590 A JP25669590 A JP 25669590A JP H04133451 A JPH04133451 A JP H04133451A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
chip
circuit chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2256695A
Other languages
English (en)
Inventor
Takeo Yoshikawa
吉川　武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2256695A priority Critical patent/JPH04133451A/ja
Publication of JPH04133451A publication Critical patent/JPH04133451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路用パッケージに関し、特に熱
抵抗の低いセラミックパッケージに関する。
［従来の技術］ 従来、この種の半導体集積回路用パッケージは、半導体
集積回路チップを導電性接着剤を介してセラミックケー
スに実装し、次に金属あるいはセラミック材料で気密封
止して半導体集積回路パッケージを構成するのが一般的
であった。そして、半導体集積回路チップを実装するセ
ラミックケースには、その内部に配線導体を含みながら
ヒートシンクとしての作用を有するものと、配線導体を
含まずヒートシンクのみの作用を有するものとの２種類
があった。
〔発明が解決しようとする課題］ 上述した従来の半導体集積回路パッケージに、消費電力
の太きい、つまり発熱量の大きい半導体集積回路チップ
を実装すると、パッケージのもつ高い熱抵抗のため、半
導体集積回路チップの熱による破壊が発生しやすいとい
う欠点があった。更に半導体集積回路パッケージのキャ
ップに放熱フィンを設けてパッケージの熱抵抗を下げる
というパッケージ構造の場合も、ある値以上のハイパワ
ーの半導体集積回路チップに対しては十分でないという
欠点を有していた。
本発明の目的は半導体集積回路チップの放熱効果を向上
した半導体集積回路パッケージを提供することにある。
［課題を解決するための手段］ 前記目的を達成するため、本発明に係る半導体集積回路
パッケージにおいては、半導体集積回路チップと、実装
構造体と、金属柱とを有する半導体集積回路パッケージ
であって、 半導体集積回路チップは、実装構造体に実装されたもの
であり、 実装構造体は、実装された半導体集積回路チップを気密
封止するものであり、 金属柱は、実装構造体に埋設され、駆動時に半導体集積
回路チップに生ずる熱を放熱するものである。
［作用〕 半導体集積回路チップｌに対向し、かつ隣接して金属柱
７が設けられている。これにより、金属柱７を介してチ
ップ１からの熱が効率的に放熱される。
［実施例］ 次に本発明について図面を参照して説明する。
（実施例１） 第１図は、本発明の実施例１を示す縦断面図である。
図において、半導体集積回路チップｌは、配線導体２を
含むセラミック配線構造体３の表面に実装され、配線導
体２は、外部接続端子４に接続されている。ここに、セ
ラミック配線構造体３は、チップ１を実装する実装構造
体を構成する。５は半導体集積回路チップ］と配線導体
２を接続する接続線であり、６は、気密封止用キャップ
である。
セラミック配線構造体３の内部には、半導体集積回路チ
ップ１と配線導体２の両者と電気的に絶縁し、かつ半導
体集積回路チップ１に対向し、かつ隣接して複数の金属
柱７，７．・・・が設けられている。
この隣接した金属柱７によって半導体集積回路チップ１
からの熱を効率的に放熱する。つまりセラミック配線構
造体３の熱伝導率を高めることができる。一方、セラミ
ック配線構造体３の熱応力は金属柱７との一体化によっ
て増加するので、金属柱７を多数個設ける場合は注意が
必要であるが、この場合、半導体集積回路チップ１と金
属柱７とが分離されているため、熱応力的には軽微であ
る。
８はヒートシンクであり、セラミック配線構造体３によ
る放熱で十分でないとき設けられる。
（実施例２） 第２図は、本発明の実施例２を示す縦断面図である。
本実施例では、半導体集積回路チップｌを導電性接着剤
１０によって、セラミックより構成されるセラミック封
止構造体９上に実装した例である。
ここに、セラミック封止構造体９は、チップ１を実装す
る実装構造体を構成する。セラミツク封止構造体９内部
に半導体集積回路チップ１と絶縁して、かつ半導体集積
回路チップｌに対向し、かつ隣接して金属柱７を複数個
設け、セラミック封止構造体９の熱伝導率を向上させる
ことは、前記第１図に示す実施例に示す場合と同じであ
る。
［発明の効果］ 以上説明したように本発明はセラミック配線構造体内部
、あるいはセラミック封止構造体内部に金属柱を埋込む
ことにより、半導体集積回路チップの放熱効果を高め、
熱抵抗の小さい半導体集積回路パッケージを実現できる
効果がある。
【図面の簡単な説明】
第１図は、本発明の実施例１を示す縦断面図、第２図は
、本発明の実施例２を示す縦断面図である。 ■・・・半導体集積回路チップ　２・・・配線導体３・
・・セラミック配線構造体　４・・・外部接続端子５・
・・接続線　　　　　　　　　６・・・キャップ７・・
・金属柱　　　　　　　　　８・・・ヒートシンク９・
・・セラミック封止構造体　１０・・・導電性接着剤特
許出願人　　日本電気株式会社 第 図

Claims (1)

    【特許請求の範囲】
  1. （１）半導体集積回路チップと、実装構造体と、金属柱
    とを有する半導体集積回路パッケージであって、 半導体集積回路チップは、実装構造体に実装されたもの
    であり、 実装構造体は、実装された半導体集積回路チップを気密
    封止するものであり、 金属柱は、実装構造体に埋設され、駆動時に半導体集積
    回路チップに生ずる熱を放熱するものであることを特徴
    とする半導体集積回路パッケージ。
JP2256695A 1990-09-26 1990-09-26 半導体集積回路パッケージ Pending JPH04133451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2256695A JPH04133451A (ja) 1990-09-26 1990-09-26 半導体集積回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2256695A JPH04133451A (ja) 1990-09-26 1990-09-26 半導体集積回路パッケージ

Publications (1)

Publication Number Publication Date
JPH04133451A true JPH04133451A (ja) 1992-05-07

Family

ID=17296196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2256695A Pending JPH04133451A (ja) 1990-09-26 1990-09-26 半導体集積回路パッケージ

Country Status (1)

Country Link
JP (1) JPH04133451A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US6812066B2 (en) * 2000-12-04 2004-11-02 Fujitsu Limited Semiconductor device having an interconnecting post formed on an interposer within a sealing resin

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US6812066B2 (en) * 2000-12-04 2004-11-02 Fujitsu Limited Semiconductor device having an interconnecting post formed on an interposer within a sealing resin

Similar Documents

Publication Publication Date Title
KR930002804B1 (ko) 수지밀봉형 반도체장치
US6566164B1 (en) Exposed copper strap in a semiconductor package
US5705851A (en) Thermal ball lead integrated package
JPH0312781B2 (ja)
CN102983114B (zh) 具有超薄封装的高性能功率晶体管
US20040124508A1 (en) High performance chip scale leadframe package and method of manufacturing the package
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JPH0492462A (ja) 半導体装置
US5939781A (en) Thermally enhanced integrated circuit packaging system
JP5172290B2 (ja) 半導体装置
EP1531494A2 (en) Double-sided multi-chip circuit component
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JPS58154254A (ja) 半導体装置
US5517058A (en) Semiconductor package and method with vertically extended electrode leads
JPH02201949A (ja) 半導体装置
JPH04133451A (ja) 半導体集積回路パッケージ
JPS63308943A (ja) 半導体装置
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
JPH02278856A (ja) 半導体集積回路装置
KR102378171B1 (ko) 커플드 반도체 패키지
KR102228938B1 (ko) 커플드 반도체 패키지
JPH06326236A (ja) 樹脂封止型半導体装置
JP2765242B2 (ja) 集積回路装置
US20250201666A1 (en) Power Module For An Electronic Computing Device
KR101443987B1 (ko) 반도체 모듈 패키지