JPH04134502A - 制御装置の異常検出回路 - Google Patents
制御装置の異常検出回路Info
- Publication number
- JPH04134502A JPH04134502A JP2258146A JP25814690A JPH04134502A JP H04134502 A JPH04134502 A JP H04134502A JP 2258146 A JP2258146 A JP 2258146A JP 25814690 A JP25814690 A JP 25814690A JP H04134502 A JPH04134502 A JP H04134502A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- outputs
- abnormality detection
- converter
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、Ａ／Ｄ変換部を有するプロセス制御装置等
の異常検出回路に関する。
の異常検出回路に関する。
（ロ）従来の技術
従来の、Ａ／Ｄ変換部を有するプロセス制御装置の異常
検出回路を第４図に示している。この制御装置ではコン
ピュータ１の演算結果１３がＤ／Ａ変換器２でアナログ
信号に変換され、複数の切替器３−１．３−２、・・・
３１によって多数の出力０．１、・・・、０１、・・
・、○□、・・・、Ｏｎｍに時間順次に切り替えられて
出力されている。そして、このＤ／Ａ変換器２を含む出
力部の異常検出は、各出力ＯＩＩ、・・・、００１、・
・・、０．．１、・・・、０□をそれぞれ切替器４−１
．４−２、・・・ ４−７により切替選択で前記出力を
１個ずつ、Ａ／Ｄ変換器５に入力し、デジタル信号に変
換し、この変換値と元の演算結果を比較部１４で比較し
、一致すれば異常なし、不一致であれば、異常信号を出
力するようになっている。
検出回路を第４図に示している。この制御装置ではコン
ピュータ１の演算結果１３がＤ／Ａ変換器２でアナログ
信号に変換され、複数の切替器３−１．３−２、・・・
３１によって多数の出力０．１、・・・、０１、・・
・、○□、・・・、Ｏｎｍに時間順次に切り替えられて
出力されている。そして、このＤ／Ａ変換器２を含む出
力部の異常検出は、各出力ＯＩＩ、・・・、００１、・
・・、０．．１、・・・、０□をそれぞれ切替器４−１
．４−２、・・・ ４−７により切替選択で前記出力を
１個ずつ、Ａ／Ｄ変換器５に入力し、デジタル信号に変
換し、この変換値と元の演算結果を比較部１４で比較し
、一致すれば異常なし、不一致であれば、異常信号を出
力するようになっている。
（ハ）発明が解決しようとする課題
上記した従来の制御装置の異常検出回路では、異常検出
のために、Ａ／Ｄ変換器や切替器を必要とし、高価にな
るという問題があった。また、Ａ／Ｄ変換器や切替器の
制御回路（あるいはプログラム）が必要であるという問
題があった。
のために、Ａ／Ｄ変換器や切替器を必要とし、高価にな
るという問題があった。また、Ａ／Ｄ変換器や切替器の
制御回路（あるいはプログラム）が必要であるという問
題があった。
この発明は、上記問題点に着目してなされたものであり
、Ａ／Ｄ変換器や切替器が不要であり、簡単で安価な制
御装置の異常検出回路を提供することを目的としている
。
、Ａ／Ｄ変換器や切替器が不要であり、簡単で安価な制
御装置の異常検出回路を提供することを目的としている
。
（ニ）課題を解決するための手段及び作用この発明の制
御装置の異常検出回路は、デジタル演算部の演算結果を
アナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変
換器からのアナログ信号を多数のアナログ出力とする切
替器と、を備え、前記デジタル信号を時系列でＤ／Ａ変
換器でアナログ信号に変換し、この時系列アナログ信号
を前記切替器で対応するアナログ出力に切り替えて出力
する制御装置において、 前記切替器の多数出力の１つを異常検出用として割り当
て、テスト信号を乗せるとともに、前記切替器の多数出
力よりテスト中のテスト信号を選択する信号選択回路と
、選択されたテスト信号と基準値とを比較する比較部と
を備えている。
御装置の異常検出回路は、デジタル演算部の演算結果を
アナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変
換器からのアナログ信号を多数のアナログ出力とする切
替器と、を備え、前記デジタル信号を時系列でＤ／Ａ変
換器でアナログ信号に変換し、この時系列アナログ信号
を前記切替器で対応するアナログ出力に切り替えて出力
する制御装置において、 前記切替器の多数出力の１つを異常検出用として割り当
て、テスト信号を乗せるとともに、前記切替器の多数出
力よりテスト中のテスト信号を選択する信号選択回路と
、選択されたテスト信号と基準値とを比較する比較部と
を備えている。
この制御装置の異常検出回路では、Ｄ／Ａ変換器より、
テスト信号が切替器のある出力より導出されると、その
タイミングに信号選択回路が、このテスト信号を選択し
、所定値幅内の基準値と比較される。テスト信号が基準
値の所定幅内にあれば正常とし、テスト信号が基準値の
所定幅内を越えると、異常信号が出力される。異常信号
によりＤ／Ａ変換器の変換動作や切替器の切替動作に異
常があることがわかる。
テスト信号が切替器のある出力より導出されると、その
タイミングに信号選択回路が、このテスト信号を選択し
、所定値幅内の基準値と比較される。テスト信号が基準
値の所定幅内にあれば正常とし、テスト信号が基準値の
所定幅内を越えると、異常信号が出力される。異常信号
によりＤ／Ａ変換器の変換動作や切替器の切替動作に異
常があることがわかる。
（ホ）実施例
以下、実施例により、この発明をさらに詳細に説明する
。
。
第１図は、この発明の一実施例を示す制御装置の異常検
出回路のブロック図である。同図において、コンピュー
タ１の演算結果１３が、Ｄ／Ａ変換器２でアナログ信号
に変換されて、切替器３−１．３４、・・・、３−７に
入力されている。切替器３−、．３−２、・・・３−７
は、それぞれ複数の出力０１１、・・・０１ （ｍ−１
１％ ０１１１１、・・・、０□、・・・、Ｏｎ（＋−
＋ｓ）、ＯＲ１１を有する。切替器３−８の出力Ｏ１ｌ
、・・・、０□、−９，，０１，は、プログラム制御回
路１２からの選択信号により順次切替選択され、演算結
果１３が時間順次に出力される。他の切替器３−２、・
・・、３−７の出力も同様である。なお、各切替器３−
１．３−２、・・・３− ｎ ノ１ ツ（Ｄ ＋ ＋ネ
ル出力０１ａ、ｏ！０、・・・、０．、。
出回路のブロック図である。同図において、コンピュー
タ１の演算結果１３が、Ｄ／Ａ変換器２でアナログ信号
に変換されて、切替器３−１．３４、・・・、３−７に
入力されている。切替器３−、．３−２、・・・３−７
は、それぞれ複数の出力０１１、・・・０１ （ｍ−１
１％ ０１１１１、・・・、０□、・・・、Ｏｎ（＋−
＋ｓ）、ＯＲ１１を有する。切替器３−８の出力Ｏ１ｌ
、・・・、０□、−９，，０１，は、プログラム制御回
路１２からの選択信号により順次切替選択され、演算結
果１３が時間順次に出力される。他の切替器３−２、・
・・、３−７の出力も同様である。なお、各切替器３−
１．３−２、・・・３− ｎ ノ１ ツ（Ｄ ＋ ＋ネ
ル出力０１ａ、ｏ！０、・・・、０．、。
からそれぞれテスト信号が出力され、これらのテスト信
号が信号選択回路７に入力されている。信号選択回路７
は、テスト信号Ｏ１６，０１、・・・０７、の１つを選
択し、比較器８に入力し、比較器８の他の入力端に基準
値発生部９より基準値を入力している。基準値は所定幅
内のものが与えられ、テスト信号が、この基準値の範囲
内にあるとＤ／Ａ変換器２、切替器３−１、・・・ ３
−７が正常であるが、テスト信号が基準値の範囲外にな
ると、比較器８が異常信号を出力するようになっている
。
号が信号選択回路７に入力されている。信号選択回路７
は、テスト信号Ｏ１６，０１、・・・０７、の１つを選
択し、比較器８に入力し、比較器８の他の入力端に基準
値発生部９より基準値を入力している。基準値は所定幅
内のものが与えられ、テスト信号が、この基準値の範囲
内にあるとＤ／Ａ変換器２、切替器３−１、・・・ ３
−７が正常であるが、テスト信号が基準値の範囲外にな
ると、比較器８が異常信号を出力するようになっている
。
この実施例の信号選択回路７及び比較器８、基準値発生
部９を具体的に示した回路を第２図に示している。なお
、ここでは、切替器をｎ＝４個備えた場合を示している
。信号選択回路７は、それぞれテスト信号に対応した最
高値回路２３−１．２３−７、・・・、２３−４からな
り、最高値回路２３−１．２３４、・・・、２３−４は
、アンプ２１−１．２１−２、・・・ ２１−４とダイ
オード２２−＋、 ２２−ｔ、・・・２２−４とから構
成されている。各切替器３−８、・・・３−４のｍ番目
の出力、つまりテスト信号０Ｉ−１Ｏ２−，０３，，０
４，は、それぞれ抵抗Ｒ１，Ｒ１、・・・、Ｒ４を介し
て接地されるとともに、アンプ２１−、、２１−ｚ、・
・・、２１−４の十入力端に接続されている。比較器８
は、２個のコンパレータ８ａ、８ｂの一方の一入力端に
基準値発生部９ａよりＶ ｒｓｆ＋αの基準値が、他方
の十入力端に基準値発生部９ｂよりｖ、、。、−αの基
準値が加えれ、コンパレータ８ａ、８ｂの出力が、抵抗
Ｒａ、Ｒｔ、Ｒ，を介して＋■、に接続されて構成され
ている。
部９を具体的に示した回路を第２図に示している。なお
、ここでは、切替器をｎ＝４個備えた場合を示している
。信号選択回路７は、それぞれテスト信号に対応した最
高値回路２３−１．２３−７、・・・、２３−４からな
り、最高値回路２３−１．２３４、・・・、２３−４は
、アンプ２１−１．２１−２、・・・ ２１−４とダイ
オード２２−＋、 ２２−ｔ、・・・２２−４とから構
成されている。各切替器３−８、・・・３−４のｍ番目
の出力、つまりテスト信号０Ｉ−１Ｏ２−，０３，，０
４，は、それぞれ抵抗Ｒ１，Ｒ１、・・・、Ｒ４を介し
て接地されるとともに、アンプ２１−、、２１−ｚ、・
・・、２１−４の十入力端に接続されている。比較器８
は、２個のコンパレータ８ａ、８ｂの一方の一入力端に
基準値発生部９ａよりＶ ｒｓｆ＋αの基準値が、他方
の十入力端に基準値発生部９ｂよりｖ、、。、−αの基
準値が加えれ、コンパレータ８ａ、８ｂの出力が、抵抗
Ｒａ、Ｒｔ、Ｒ，を介して＋■、に接続されて構成され
ている。
最高値回路２３−１、・・・、２３−４の各出力端は、
抵抗Ｒ５を介して−ｖ３電位に接続されるとともに、コ
ンパレータ８ａの十入力端とコンパレータ８ｂの−入力
端に接続されている。さらに、コンパレータ８ａ、８ｂ
の出力端はＡＮＤゲート１０の入力の一端に接続され、
ＡＮＤゲート１０の他端には、コンピュータ１より“テ
スト中”を示す信号が入力される。
抵抗Ｒ５を介して−ｖ３電位に接続されるとともに、コ
ンパレータ８ａの十入力端とコンパレータ８ｂの−入力
端に接続されている。さらに、コンパレータ８ａ、８ｂ
の出力端はＡＮＤゲート１０の入力の一端に接続され、
ＡＮＤゲート１０の他端には、コンピュータ１より“テ
スト中”を示す信号が入力される。
この異常検出回路において、今例えば切替器３−、のチ
ャネルｍよりテスト信号が出力されており、他の切替器
からはテスト信号が出力されていない場合、切替器３−
、からのテスト信号０６．が最高値回路２３−１より出
力され、この信号がコンパレータ８ａ、８ｂに入力され
る。このテスト信号のレベルが■１．．＋α〜Ｖ ｒｅ
ｆ−αの基準値幅内にあるとコンパレータ８ａ、８ｂは
ハイレベル信号を出力せず、ＡＮＤゲート１０は異常信
号を出力しない。しかし、テスト信号がＶ ｒａｆ＋α
より大きいか、ｖ９１−αより小さいと、コンパレータ
８ａ、８ｂの出力がハイとなり、ＡＮＤゲート１０より
異常信号が出力される。
ャネルｍよりテスト信号が出力されており、他の切替器
からはテスト信号が出力されていない場合、切替器３−
、からのテスト信号０６．が最高値回路２３−１より出
力され、この信号がコンパレータ８ａ、８ｂに入力され
る。このテスト信号のレベルが■１．．＋α〜Ｖ ｒｅ
ｆ−αの基準値幅内にあるとコンパレータ８ａ、８ｂは
ハイレベル信号を出力せず、ＡＮＤゲート１０は異常信
号を出力しない。しかし、テスト信号がＶ ｒａｆ＋α
より大きいか、ｖ９１−αより小さいと、コンパレータ
８ａ、８ｂの出力がハイとなり、ＡＮＤゲート１０より
異常信号が出力される。
なお、異常信号をＡＮＤゲート１０を介して出力するよ
うにしているのは、切替器３−１％・・・３−４のいず
れもがテスト信号出力中でなく、通常の演算結果を出力
している場合は、各テスト信号０１１、・・・、ｏ４．
はいずれも“Ｏ” （ロー）であり、最高値回路２３−
１、・・・ ２３−４の出力がいずれも“０″となり、
したがってコンパレータ８ａ、８ｂに入力される信号は
Ｖ ｒｅｆ−αより小さいので、このまま装置が異常信
号を出力することになりかねない。このような不具合を
除去するために、コンパレータ８ａ、８ｂの出力を“テ
スト中”の条件として出力するようにしている。
うにしているのは、切替器３−１％・・・３−４のいず
れもがテスト信号出力中でなく、通常の演算結果を出力
している場合は、各テスト信号０１１、・・・、ｏ４．
はいずれも“Ｏ” （ロー）であり、最高値回路２３−
１、・・・ ２３−４の出力がいずれも“０″となり、
したがってコンパレータ８ａ、８ｂに入力される信号は
Ｖ ｒｅｆ−αより小さいので、このまま装置が異常信
号を出力することになりかねない。このような不具合を
除去するために、コンパレータ８ａ、８ｂの出力を“テ
スト中”の条件として出力するようにしている。
第３図は、この発明の他の実施例異常検出回路のブロッ
ク図である。この実施例回路は、第２図の如き最高値回
路を使用しないが、各切替器３−１、・・・、３−４か
らのテスト信号０１１、・・・、０４ｍに対応して個別
に比較器８−１、Ｅｌ、、１．．８−４を設け、各比較
器８−１．８４、・・・ ８−４の各出力をＡＮＤゲー
ト１０−１．１０４、・・・ １０−４及びＯＲゲート
３０を介して、それぞれ出力するようにしている。なお
、この場合ＡＮＤゲート１０−＋、・・・ １０−４の
入力の他端に、それぞれ切替器のテトス中を示す信号を
入力する。
ク図である。この実施例回路は、第２図の如き最高値回
路を使用しないが、各切替器３−１、・・・、３−４か
らのテスト信号０１１、・・・、０４ｍに対応して個別
に比較器８−１、Ｅｌ、、１．．８−４を設け、各比較
器８−１．８４、・・・ ８−４の各出力をＡＮＤゲー
ト１０−１．１０４、・・・ １０−４及びＯＲゲート
３０を介して、それぞれ出力するようにしている。なお
、この場合ＡＮＤゲート１０−＋、・・・ １０−４の
入力の他端に、それぞれ切替器のテトス中を示す信号を
入力する。
（へ）発明の効果
この発明によれば、異常検出回路を信号選択回路と比較
器で構成するものであるから、Ａ／Ｄ変換器や切替器を
用いないので、簡単な構成で安価に異常検出回路を提供
することができる。
器で構成するものであるから、Ａ／Ｄ変換器や切替器を
用いないので、簡単な構成で安価に異常検出回路を提供
することができる。
第１図は、この発明の一実施例を示す制御装置の異常検
出回路のブロック図、第２図は、同異常検出回路の具体
的回路例を示すプロ・ンク図、第３図は、同異常検出回
路の他の具体的回路例を示すブロック図、第４図は、従
来の制御装置の異常検出回路を示す回路図である。 １：コンピュータ、 ２ ： Ｄ／Ａ変換器、３−３
・３−２・・・・・３−７：切替器、７：信号選択回路
、 ８：比較器、 ９：基準値発生部。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信臭竿 第４図
出回路のブロック図、第２図は、同異常検出回路の具体
的回路例を示すプロ・ンク図、第３図は、同異常検出回
路の他の具体的回路例を示すブロック図、第４図は、従
来の制御装置の異常検出回路を示す回路図である。 １：コンピュータ、 ２ ： Ｄ／Ａ変換器、３−３
・３−２・・・・・３−７：切替器、７：信号選択回路
、 ８：比較器、 ９：基準値発生部。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信臭竿 第４図
Claims (1)
- （１）デジタル演算部の演算結果をアナログ信号に変換
するＤ／Ａ変換器と、 このＤ／Ａ変換器からのアナログ信号を多数のアナログ
出力とする切替器と、を備え、前記デジタル信号を時系
列でＤ／Ａ変換器でアナログ信号に変換し、この時系列
アナログ信号を前記切替器で対応するアナログ出力に切
り替えて出力する制御装置において、 前記切替器の多数出力の１つを異常検出用として割り当
て、テスト信号を乗せるとともに、前記切替器の多数出
力よりテスト中のテスト信号を選択する信号選択回路と
、選択されたテスト信号と基準値とを比較する比較部と
を備え、テスト信号が所定の基準値幅内にない時に比較
部より異常信号を出力するようにした制御装置の異常検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258146A JP2616196B2 (ja) | 1990-09-26 | 1990-09-26 | 制御装置の異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258146A JP2616196B2 (ja) | 1990-09-26 | 1990-09-26 | 制御装置の異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134502A true JPH04134502A (ja) | 1992-05-08 |
| JP2616196B2 JP2616196B2 (ja) | 1997-06-04 |
Family
ID=17316165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2258146A Expired - Fee Related JP2616196B2 (ja) | 1990-09-26 | 1990-09-26 | 制御装置の異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616196B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008111786A (ja) * | 2006-10-31 | 2008-05-15 | Denso Corp | 自己診断を行う異常検出回路を備えたセンサ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988712U (ja) * | 1982-12-06 | 1984-06-15 | 日本電気株式会社 | 制御電圧出力回路 |
-
1990
- 1990-09-26 JP JP2258146A patent/JP2616196B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988712U (ja) * | 1982-12-06 | 1984-06-15 | 日本電気株式会社 | 制御電圧出力回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008111786A (ja) * | 2006-10-31 | 2008-05-15 | Denso Corp | 自己診断を行う異常検出回路を備えたセンサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616196B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890011227A (ko) | 디지탈-아날로그 변환기 | |
| US4309767A (en) | Monitor system for a digital signal | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| JPS6044854B2 (ja) | 信号伝送方式 | |
| JPH04134502A (ja) | 制御装置の異常検出回路 | |
| US4922252A (en) | Analog/digital converter with capacitor network | |
| US20220178727A1 (en) | Method and sensor system with integrated calibration mechanism | |
| US9429629B1 (en) | Electronic loads | |
| JPH0677830A (ja) | 比較器およびそれを用いたａ／ｄ変換器 | |
| JPH0733033U (ja) | Ａ／ｄ変換器 | |
| CN117406810A (zh) | 一种开关电源中多个温度采样分时控制线路 | |
| US3371337A (en) | High speed analog to binary converter | |
| JP2500755B2 (ja) | 冗長系切替方式 | |
| JPS611222A (ja) | 電源スイツチ回路 | |
| KR950033514A (ko) | 다채널 부하의 기동 감시장치 | |
| SU1359912A1 (ru) | Устройство дл контрол двоично-п теричного кода | |
| JPS58107949A (ja) | アナログ出力回路 | |
| JPS5975717A (ja) | Ａｄ変換器の診断装置 | |
| SU1051722A1 (ru) | Устройство выбора непрерывного сигнала по принципу "большинства | |
| JPH06120829A (ja) | 逐次比較型ａｄコンバータ | |
| KR930003568A (ko) | 제어장치 | |
| JPH0567185B2 (ja) | ||
| JPH0489537A (ja) | 温度検出装置 | |
| JPH07117877B2 (ja) | アナログ入出力装置 | |
| JPH01155720A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |