JPH0677830A - 比較器およびそれを用いたａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】 【目的】 ラッチ回路を原因とする電源電圧の変動が起
きても、誤差が発生しない比較器およびＡ/Ｄ変換器を
得ることである。 【構成】 増幅器３、第１のラッチ回路４、第２のラッ
チ回路５の電源系統１７,１８,１９をそれぞれ分離した
比較器である。増幅器３第１のラッチ回路４との電源系
統を分離することにより、第１のラッチ回路４が原因で
発生する電源電圧の変動が増幅器に及ばないようにす
る。また、第１のラッチ回路４と第２のラッチ回路５の
電源系統を分離することにより、第２のラッチ回路５が
原因で発生する電源電圧の変動が第１のラッチ回路４に
及ばないようにする。これにより、比較の際に誤差が発
生しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号と参照電圧の
電圧を比較する比較器と、アナログ信号をディジタル信
号に変換するＡ/Ｄ変換器とに関するものである。

【０００２】

【従来の技術】従来の比較器の構成の一例を図１に示
す。

【０００３】まず、増幅器３の動作について説明する。
増幅器３の構成の一例を図２に示す。この増幅器には、
入力状態と増幅状態の２つの状態がある。各状態におけ
るアナログスイッチ８〜１０の状態を図３に示す。

【０００４】入力状態では、アナログスイッチ８を通し
て入力信号１が容量６の一端に与えられる。一方、アナ
ログスイッチ１０によってＣＭＯＳインバータ７の入力
端と出力端とが接続されるので、容量６の他の一端はＣ
ＭＯＳインバータ７のしきい値電圧となる。したがっ
て、容量６には、入力信号１とＣＭＯＳインバータ７の
しきい値電圧の２つの電圧の差が保持される。

【０００５】続いて増幅状態になると、アナログスイッ
チ９を通して参照電圧２が容量６の一端に与えられる。
参照電圧２の方が入力信号１よりも高い場合にはこの一
端の電圧は上昇し、逆の場合には下降する。容量６が保
持している電圧は入力期間の終了後は一定となるから、
前記の上昇、下降に沿って、ＣＭＯＳインバータ７の入
力端の電圧も上昇または下降する。すると、それに伴っ
て、ＣＭＯＳインバータ７の出力端の電圧が下降または
上昇する。この電圧の変動量は、入力信号１と参照電圧
２の差電圧にＣＭＯＳインバータ７の利得を乗じたもの
である。このようにして、増幅が行われる。

【０００６】つづいて、ラッチ回路４およびラッチ回路
５の動作について説明する。これらのラッチ回路の構成
の一例を図４に示す。図４のラッチ回路には、透過状態
と保持状態の２つの状態がある。各状態におけるアナロ
グスイッチの状態を図５に示す。

【０００７】透過状態では、入力された信号がアナログ
スイッチ１３を通してＣＭＯＳインバータ１１に与えら
れ、ＣＭＯＳインバータ１１およびＣＭＯＳインバータ
１２によって増幅される。入力された信号がしきい値電
圧よりも高いときには出力電圧はさらにそれよりも高い
電圧となり、入力された信号がしきい値電圧よりも低い
ときには出力電圧はさらにそれよりも低い電圧となる。

【０００８】続いて保持状態になると、アナログスイッ
チ１４を通して出力電圧がＣＭＯＳインバータ１１に与
えられる。その結果、入力された信号がしきい値電圧よ
りも高かったときには出力電圧はＨレベルとなり、入力
された信号がしきい値電圧よりも低かったときには出力
電圧はＬレベルとなる。このようにして、ラッチ動作が
行われる。

【０００９】それでは、ここで、図１の比較器について
説明する。この比較器のタイミングを図６に示す。

【００１０】入力期間（１）で、増幅器３は入力信号１
を取り込む。比較期間（２）で、増幅器３は入力信号１
と参照電圧２の差電圧を増幅する。その出力はラッチ回
路４にも伝えられる。

【００１１】入力期間（３）で、ラッチ回路４は増幅器
３の出力をディジタル値として保持する。その出力はラ
ッチ回路４にも伝えられる。

【００１２】比較期間（４）で、ラッチ回路５はラッチ
回路４の出力を保持する。このようにして、比較が行わ
れる。

【００１３】従来のＡ/Ｄ変換器の構成の一例を図７に
示す。これは、２ビットのＡ/Ｄ変換器である。比較器
１５Ａ，１５Ｂ，１５Ｃは、先に説明した比較器であ
る。比較器１５Ａ，１５Ｂ，１５Ｃには、参照電圧２Ａ
と２Ｂとを抵抗で分圧して生成された参照電圧が、それ
ぞれ与えられる。このＡ/Ｄ変換器のタイミングは、先
に述べた比較器と同様に図６で表わせる。各比較器は、
それぞれ入力信号１と与えられた参照電圧とを比較し、
その結果をエンコーダ１６に与える。エンコーダ１６
は、各比較器から与えられた結果をもとに、分圧して生
成された参照電圧のどの隣合う２つの間に入力信号１が
入っていたかを求める。このようにしてＡ/Ｄ変換が行
われる。

【００１４】

【発明が解決しようとする課題】図１の比較器には、次
に述べるような問題点がある。

【００１５】入力期間には、増幅器３は入力状態であ
り、ラッチ回路４は保持状態にある。このとき、ラッチ
回路４の出力電圧は、ＨレベルまたはＬレベルに固定さ
れている。つづいて比較期間になると、増幅器３は増幅
状態に、ラッチ回路４は透過状態に、それぞれ変化す
る。このとき、増幅器３の出力のアナログ値がラッチ回
路４に入力されるから、ラッチ回路４の出力電圧もＨレ
ベルとＬレベルとの中間のアナログ値となる。すなわ
ち、比較器が入力期間から比較期間に移行するとき、ラ
ッチ回路４の出力電圧は大きく変動する。この変動の大
きさは、平均でインバータの出力振幅の２分の１であ
る。この変動に伴い、ラッチ回路４の電源電圧も大きく
変動する。

【００１６】ところが、これと同時に、増幅器３は入力
状態から増幅状態に移行する。増幅器３とラッチ回路４
とがひとつの電源回路を共有していたとすると、この際
に増幅器３の電源電圧が変動し、増幅器３内のＣＭＯＳ
インバータのしきい値電圧も変動する。先に述べたよう
に、増幅器３はＣＭＯＳインバータのしきい値電圧を用
いて増幅を行うから、この場合には増幅に誤差が発生す
る。これが第１の問題点である。

【００１７】一方、比較期間には、ラッチ回路４は透過
状態に、ラッチ回路５は保持状態にある。このとき、ラ
ッチ回路４の出力電圧はＨレベルとＬレベルとの中間の
アナログ値である。また、ラッチ回路５の出力電圧は、
ＨレベルまたはＬレベルに固定されている。つづいて入
力期間になると、ラッチ回路４は保持状態に、ラッチ回
路５は透過状態に、それぞれ変化する。このとき、ラッ
チ回路５のインバータの出力は、以前に保持していた値
からラッチ回路４の出力値に変化する。すなわち、比較
器が比較期間から入力期間に移行するとき、ラッチ回路
５の出力電圧は大きく変動する。それに伴い、ラッチ回
路５の電源電圧も大きく変動する。

【００１８】ところが、これと同時に、ラッチ回路４は
透過状態から保持状態に移行する。ラッチ回路４とラッ
チ回路５とがひとつの電源回路を共有していたとする
と、この際にラッチ回路４の電源電圧が変動し、ラッチ
回路４内のＣＭＯＳインバータのしきい値電圧も変動す
る。先に述べたように、ラッチ回路４はＣＭＯＳインバ
ータのしきい値電圧を用いて保持動作を行うから、この
場合には保持動作に誤差が発生する。これが、第２の問
題点である。

【００１９】従来から、このような欠点を除くため、比
較器の電源系統をアナログ系とディジタル系との２つに
分け、ディジタル系の電源電圧が変動してもアナログ系
の電源電圧の変動を抑える方法が採られている。

【００２０】しかし、増幅器３とラッチ回路４とをアナ
ログ系としてラッチ回路５をディジタル系とした場合に
は、上記第１の問題点が残る。また、増幅器３をアナロ
グ系としてラッチ回路４とラッチ回路５とをディジタル
系とした場合には、上記第２の問題点が残る。したがっ
て、いずれにしてもこの比較器では比較を行う際に誤差
が発生した。

【００２１】また、このような問題点を持つ比較器を使
用したＡ/Ｄ変換器にも、同様の問題があった。

【００２２】本発明は、以上のような従来の比較器およ
びＡ/Ｄ変換器の欠点について考案研究した結果により
なされたものであり、ラッチ回路による電源電圧の変動
があっても誤差の発生しない比較器およびＡ/Ｄ変換器
を提供することを目的としている。

【００２３】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、請求項１の比較器は、入力信号と参照電
圧との差を増幅する増幅器と、前記増幅器の出力を論理
値として保持する第１のラッチ回路と、前記第１のラッ
チ回路の出力を入力とする第２のラッチ回路を備え、前
記増幅器の電源系統と、前記第１のラッチ回路の電源系
統と、前記第２のラッチ回路の電源系統とをそれぞれ分
離することを特徴とするものである。

【００２４】請求項２のＡ/Ｄ変換器は、請求項１の比
較器を複数個備え、それぞれの比較器に同一の入力電圧
と異なる参照電圧とを与え、それぞれの比較器の第２の
ラッチ回路の出力をエンコーダ回路に入力することを特
徴とするものである。

【００２５】

【作用】請求項１の比較器は、上述の構成により、以下
のように作用する。

【００２６】増幅器と第１のラッチ回路との電源系統を
分離することにより、第１のラッチ回路が原因で発生す
る電源電圧の変動が増幅器に及ばないようにする。ま
た、第１のラッチ回路と第２のラッチ回路の電源系統を
分離することにより、第２のラッチ回路が原因で発生す
る電源電圧の変動が第１のラッチ回路に及ばないように
する。これにより、比較の際に誤差が発生しない。

【００２７】請求項２のＡ/Ｄ変換器は、請求項１の比
較器を用いてＡ/Ｄ変換器を構成することにより、Ａ/Ｄ
変換の際に誤差が発生しない。

【００２８】

【実施例】（実施例１）本発明の請求項１の比較器の構
成の一例を図１に示す。この構成は、従来の技術で説明
した比較器と同じである。ただし、増幅器３、ラッチ回
路４、ラッチ回路５の電源系統は、それぞれ分離されて
いる。

【００２９】ここで、図８に、電源系統の分離の方法の
一例を示す。この場合は、３つの回路それぞれに専用の
電源を用意している。この方法によれば、完全に電源系
統を分離できる。

【００３０】また、図９に、電源系統の分離の方法の他
の一例を示す。この場合は２つの電源を用意し、そのう
ち一方はラッチ回路４とラッチ回路５とに共用してい
る。ただし、抵抗２０によって、ラッチ回路４とラッチ
回路５の電源系統は分離されている。ここで、抵抗２０
は必ずしも回路素子としての抵抗器には限らず、配線抵
抗、接触抵抗なども含む。図９では、一つの電源をラッ
チ回路４とラッチ回路５とに共用したが、同様の方法
で、一つの電源を増幅器３とラッチ回路４とに共用する
ことも可能である。また、同様の方法で、一つの電源を
増幅器３とラッチ回路４とラッチ回路５とに共用するこ
とも可能である。

【００３１】本発明の比較器のタイミングを図６に示
す。これも、従来の技術に述べた比較器と同じであり、
同様の方法により比較が行われる。

【００３２】発明が解決しようとする課題に述べたよう
に、図１の比較器が入力期間から比較期間に移行すると
き、ラッチ回路４の出力電圧は大きく変動する。これに
伴い、ラッチ回路４の電源電圧も大きく変動する。しか
し、増幅器３とラッチ回路４の電源系統は分離されてい
るから、増幅器３の電源電圧は変動しない。したがっ
て、増幅に誤差は発生しない。

【００３３】一方、図１の比較器が比較期間から入力期
間に移行するとき、ラッチ回路５の出力電圧は大きく変
動する。それに伴い、ラッチ回路５の電源電圧も大きく
変動する。しかし、ラッチ回路４とラッチ回路５の電源
系統は分離されているから、ラッチ回路４の電源電圧は
変動しない。したがって、保持動作に誤差は発生しな
い。これにより、従来の技術の問題点は解決される。

【００３４】（実施例２）本発明の請求項２のＡ/Ｄ変
換器の構成の一例を図７に示す。

【００３５】この構成は、従来の技術に述べたＡ/Ｄ変
換器と同じである。ただし、比較器１５Ａ，１５Ｂ，１
５Ｃは実施例１の比較器である。この際、各比較器内の
増幅器の電源系統はそれぞれ接続し、分離することはし
ない。第１のラッチ回路、第２のラッチ回路についても
同様である。

【００３６】本発明のＡ/Ｄ変換器を用いれば、Ａ/Ｄ変
換の際に誤差は生じない。これにより、従来の技術の問
題点は解決される。

【００３７】

【発明の効果】（１）以上説明したように、本発明によ
り、従来の比較器に比して、誤差が発生しない比較器を
得ることができる。

【００３８】（２）以上説明したように、本発明によ
り、従来のＡ/Ｄ変換器に比して、誤差が発生しないＡ/
Ｄ変換器を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例１および従来の比較器の構成図

【図２】図１に用いる増幅器の構成図

【図３】図２に用いるアナログスイッチの状態図

【図４】図１に用いるラッチ回路の構成図

【図５】図４に用いるアナログスイッチの状態図

【図６】図１の比較器のタイミングの図

【図７】本発明の実施例２および従来のＡ/Ｄ変換器の
構成図

【図８】本発明の実施例１の比較器の一構成図

【図９】本発明の実施例１の比較器の一構成図

【符号の説明】

１ 入力信号 ２ 参照電圧 ３ 増幅器 ４,５ ラッチ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力信号と参照電圧との差を増幅する増幅
   器と、前記増幅器の出力を論理値として保持する第１の
   ラッチ回路と、前記第１のラッチ回路の出力を入力とす
   る第２のラッチ回路を備え、前記増幅器の電源系統と、
   前記第１のラッチ回路の電源系統と、前記第２のラッチ
   回路の電源系統とをそれぞれ分離することを特徴とする
   比較器。
2. 【請求項２】請求項１の比較器を複数個備え、それぞれ
   の比較器に同一の入力信号と異なる参照電圧とを与え、
   それぞれの比較器の第２のラッチ回路の出力をエンコー
   ダ回路に入力することを特徴とするＡ/Ｄ変換器。