JPH04135387A - 固定パターンノイズ積分回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、増幅型イメージセンサの固有の固定パターン
ノイズ（以下、ｒＦＰＮＪと呼ぶ）を複数フレームに渡
って積分して精度の高い固定パターンノイズを記憶する
固定パターンノイズ積分回路に関する。

〔従来の技術〕

従来より、増幅型イメージセンサから出力される画像信
号には、素子の持つ固有の固定パターンノイズが含まれ
ることが知られている。この固定パターンノイズは画像
を損なう原因となるので、画像信号から除去する必要が
ある。そこで従来は、イメージセンサを遮光した状態で
画像信号を読出すことによって固定パターンノイズのみ
を取出して、これを通常の状態で読出された画像信号か
ら減算することによって除去していた。

従来は固定パターンノイズの精度を高くするために、第
４図に示すように構成された固定バタンノイズ積分回路
を用いて、固定パターンノイズを複数フレームに渡って
積分していた。

かかる固定パターンノイズ抑圧回路は、イメージセンサ
を遮光した状態で画像信号を読出すことによって得られ
る固定パターンノイズが加算器１の一方の入力端子に入
力され、他方の入力端子には後述するセレクタから帰還
された固定パターンノイズが入力される。この加算器１
の出力側には第１フィールドメモリ２、及び第２フィー
ルドメモリ３がそれぞれ接続されている。一方、制御回
路４には、固定パターンノイズの取込みを指示するデー
タ取込み信号ＥＮ及び固定パターンノイズのフィールド
を示すフィールドインデックスＦｌが入力する。制御回
路４は、フィールドインデックスＦＩに応じて第１．第
２フィールドメモリ２゜３に対してライトイネーブル信
号ａ、ｂを出力し、例えば第１フィールドメモリ２側に
Ｍ側フィールド、第２フィールドメモリ３側にＮ側フィ
ールドの固定パターンノイズを加算器出力から取込むよ
うに制御している。各フィールドメモリ２，３のメモリ
内容はセレクタ５の各入力端子に与えられ、セレクタ５
ではフィールドインデックスＦｌに基づいて、例えば加
算器１のＡ端子にＭ側フィールドが入っている場合には
第１フィールドメモリ２の出力すなわちＢ端子人力を出
力する。セレクタ出力は加算器コ、の他方の入力端子へ
帰還され、そこで加算されて固定パターンノイズが積分
される。

また、データ取込み信号ＥＮおよび垂直同期信号ＶＤが
単安定マルチバイブレータ６へ与えられ、取込み信号を
受けてから垂直同期信号２周期分のパルスをセレクタ５
へ出力して、メモリの初期化を行っている。

以上のように構成された固定パターンノイズ積分回路は
、第５図に示すタイムチャー１・に基づいて動作する。

即ち、ライトイネーブル信号ａ、　　ｂはデータ取込み
信号ＥＮが“Ｌ”の時は、常に“Ｈ”で、フィールドメ
モリ２，３への書込みは禁止される。データ取込み信号
ＥＮが“Ｈ“の時は、制御回路４によりフィールドイン
デックスＦＩに合わせてフィールドメモリ２．３のいず
れかをイネーブルにして固定パターンノイズを書込む。

また、セレクタ５は、フィールドインデックスＦｌが“
Ｈ”の時は第２フィールドメモリ３側を出力し、“Ｌ”
の時は第１フィールドメモリ２側を出力するように動作
し、このセレクタ５から帰還された固定パターンノイズ
が加算器５で加算された後、再度フィールドメモリ２又
は３に書込むことによって、複数フレームに渡って積分
された固定パターンノイズが生成されるものとなる。

また、固定パターンノイズ取込み開始時には、先にフィ
ールドメモリ２，３に記憶されていたデータが加算器１
へ入力されることとなるため、単安定マルチバイブレー
タ６により、“Ｌ”パルスを１フレ一ム期間分発生させ
て、セレクタ５の出力をすべて“Ｌ”にすることにより
初期化を行っている。

〔発明が解決しようとする課題〕

しかしながら、」二連した固定パターンノイズ積分回路
は、フィールドメモリ２．３からセレクタ５を通り、加
算器１で加算した結果を再びフィルドメモリ２．３へ書
込むパスがクリティカルパスとなるので、フィールトメ
′そり２．３へのブタ書込み制御のためのイネーブルコ
ントロール、フィールドインデックスによるメモリ書込
み、およびセレクタ５による信号の切換えを考慮しなげ
ればならず、加算器］、制御回路４．セレクタ５の回路
構成が複雑化するという欠点があった。

また、画質向上のために固定パターンノイズ積分回路と
は別に、フィールドメモリを用いて巡回型フィルターを
組込んだノイズリゾユーザを含むシステムに応用する場
合には、上述した固定パターンノイズ抑圧回路出力とノ
イズリデューサ川内とのタイミング調整も考慮しなけれ
ばならず回路構成はさらに複雑なものとなる。

本発明は以上のような実情に鑑みてなされたちので、少
ない入力制御信号でクリティカルパスを短縮して回路構
成を簡略化でき、しかもノイズリデューサを持ったシス
テムへ簡単に適用でき画質の向上を図ることができる固
定パターンノイズ積分回路を提供することを目的とする
。

〔課題を解決するための手段〕

上記目的を達成するために本発明に係る固定パターンノ
イズ積分回路は、固定パターンノイズ取込み信号に同期
して増幅型イメージセンサから読出される固定パターン
ノイズデータを加算手段へ入力し、この加算手段からの
出力を第１フィールドメモリへ書込み、これに同期して
、先に第１フィールドメモリに書込まれていたデータを
第２フィールドメモリへ書込み、先に第２フィールドメ
モリに書込まれていたデータを前記加算手段へ帰還させ
て加算する固定パータンノイズ積分回路において、前記
固定パターンノイズ取込み信号を監視して、固定パター
ンノイズの取込み開始から、最初に取込まれた固定パタ
ーンノイズが前記第２フィールドメモリに書込まれるま
での間は、前記第２フィールドメモリに先に書込まれて
いたデータが前記加算手段へ帰還されるのを禁止して、
前記第１及び第２のフィールドメモリを初期化する初期
化手段を具備してなるものとした。

〔作　用〕

本発明によれば、加算手段に固定パターンノイズが入力
するのに同期して、加算手段から出力された固定パター
ンノイズが第１フィールドメモリへ書込まれ、さらに先
に第１フィールドメモリに記憶されていた固定パターン
ノイズが第２フィールドメモリへ書込まれ、第２フィー
ルドメモリに先に書込まれていた固定パターンノイズは
第２フィールドメモリから読出されて加算手段へ帰還さ
れる。この様なループが繰返されて、加算手段で複数フ
レームに渡る固定パターンノイズが積分され、この積分
された固定パターンノイズか第１フィールドメモリ、第
２フィールドメモリへ順次書込まれる。

そして、固定パターンノイズの取込み開始時には、最初
に取込んだ固定パターンノイズが第２フィールドメモリ
に書込まれるまでは、第２のフィルドメモリから読出さ
れたデータが加算手段へ入力されるのが禁止されて、第
１及び第２のフィールドメモリの初期化が行われる。

〔実施例〕

以下、本発明の実施例について説明する。

第１図は本発明の一実施例のブロック図を示す。

この実施例は、増幅型イメージセンサ（不図示）からの
固定パターンノイズがフリーズ回路１０を介して加算器
１１の入力端子Ａに与えられる。

この加算器１１の入力端子Ｂには後述する帰還信号が入
力される。加算器１１の出力側には、ＦＩＦＯメモリか
らなる第１フィールドメモリ１２、第２フィールドメモ
リ１３が直列接続されている。各フィールドメモリ１２
．１３にはり−ド・ライトを制御するためのクロック信
号ＣＫがそれぞれ与えられる。第２フィールドメモリ１
３の出力端子は、固定パターンノイズが複数フレームに
渡って積分された固定パターンノイズを出力するための
積分信号出力端子］４に接続されていると共に、初期化
回路１５の入力端子に接続されている。この初期化回路
１５は、単安定マルチバイブレータ１６からの制御信号
ａが“Ｈ”の時に入力信号を通過させてその出力を上記
帰還信号として加算器１１のＢ入力端子に入力するもの
である。

フリーズ回路１０は、フィールドメモリ１２゜１３への
データ書込みを禁止するためのものであり、データ取込
み信号ＥＮが“Ｈ”状態のときにのみ固定パターンノイ
ズを通過させる。

初期化回路１５は、第２図に示すように、複数のＡＮＤ
回路ｕｌ、ｕ２．ｕ３・・・から構成され、各ＡＮＤ回
路ｕｌ、ｕ２．ｕ３には、“Ｈ”状態において積分を許
可する制御信号ａと第２フィールドメモリ１３から読出
された固定パターンノイズの各画素データＤＩ、Ｄ２．
Ｄ３・・・が入力される。なお、ＡＮＤ回路の数は画像
信号のビット長分だけ用意される。

単安定マルチバイブレータ１６は、データ書込み信号Ｅ
Ｎが“Ｈ”状態となったとき垂直同期信号ＶＤの２周期
分の期間だけ“Ｌ゛となる制御信号ａを発生させるよう
に動作する。

次に、以上のように構成された本実施例の動作について
第３図を参照して説明する。

増幅型イメージセンサ固有の固定パターンノイズは、デ
ータ取込み信号ＥＮが“Ｈ”となると同時に取込まれ、
フリーズ回路１０１−）ｌ力に現れて加算器１１の入力
端子Ａに印加される。

ここで、固定パターンノイズの取込み開始時は、加算器
１１の入力端子Ｂには以前まで蓄積されていたデータが
出力されているので、以下のような初期化が行われる。

即ち、データ取込み信号ＥＮの立上がりに同期して垂直
同期信号ＶＤの２周期分だけ“Ｌ”状態となる制御信号
ａが初期化回路１５に入力される。その結果、２周期分
は初期化回路１５によって加算器１１のＢ入力端子への
入力が“Ｌ″となるので、加算器１１の出力は入力信号
がそのまま出力され、第１フィールドメモリ１２へ垂直
同期信号ＶＤ１周期分書込まれる。続いて、次のフィー
ルドに相当するデータが加算器１１から出力されて、第
１フィールドメモリ１２に書込まれ、先に第１フィール
ドメモリ１２に書込まれていたデータは第２フィールド
メモリ１３へ転送される。この様にして初期化が終了す
る。

次に、単安定マルチバイブレータ１５からｊ］」力され
る制御信号ａか“Ｈ”となると、初期化回路１５は第２
フィールドメモリ１３に書込まれている固定パターンノ
イズを加算器１１のＢ入力端子に印加するように動作す
る。これによって、加算器１１において両入力端子に印
加される固定パターンノイズが加算される。この加算器
１１の出力をフィールドメモリ１．２．１３および初期
化回路１５を介して再び加算器］１に帰還することによ
り、複数フレームに渡る固定パターンノイズの積分がな
される。このように複数フレームに渡り積分された固定
パターンノイズは、垂直同期信号に同期して、第１フィ
ールドメモリ１２、第２フィールドメモリ１３へと転送
され、出力端子１４から出力される。

この様に本実施例によれば、複数フレームに渡る固定パ
ターンノイズを積分するための加算器１１の出力側に第
１フィールドメモリ１２．第２フィールドメモリ１３を
直列に接続し、第２フィールドメモリ１３から出力され
る固定パターンノイズを、単安定マルチバイブレータ１
６によって動作制御される初期化回路１５を介して加算
器１１へ帰還させるようにしたので、精度の高い固定パ
ターンノイズを得ることができ、これを用いて画像信号
から固定パターンノイズを除去すれば画質の向上を図る
ことができる。また、従来に比べて少ない入力制御信号
でＰＮＰ蓄積回路を構成でき、複雑なタイミング切換え
制御が必要ないことから、回路構成を簡略化できてクリ
ティカルバスを短くできる。

また、以上のような本実施例の構成は、巡回型フィルタ
ーによるノイズリデューサの構成と同様であることから
、同じタイミングでの動作が可能であり、タイミング調
整回路を追加することなく、ノイズリデューサを含むシ
ステムに組込むことができる。

〔発明の効果〕

以上詳記したように本発明によれば、少ない入力制御信
号でクリティカルパスを短縮して回路構成を簡略化でき
、しかもノ・ｒズリデューサを持つたシステムへ簡単に
適用でき画質の向上を図ることができる固定パターンノ
イズ積分回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は初期
化回路の構成図、第３図は同実施例の動作説明図、第４
図は従来の固定パターンノイズ低減回路の構成図、第５
図は従来の固定パターンノイズ低減回路の動作説明図で
ある。 １０・・・フリーズ回路、１１・・・加算器、１２・・
・第１フィールドメモリ、１３・・・第２フィールドメ
モリ、１４・・・積分信号出力端子、１５・・・初期化
回路、１６・・・単安定マルチバイブレーク。

Claims (1)

1. 【特許請求の範囲】 固定パターンノイズ取込み信号に同期して増幅型イメー
   ジセンサから読出される固定パターンノイズデータを加
   算手段へ入力し、この加算手段からの出力を第１フィー
   ルドメモリへ書込み、これに同期して、先に第１フィー
   ルドメモリに書込まれていたデータを第２フィールドメ
   モリへ書込み、先に第２フィールドメモリに書込まれて
   いたデータを前記加算手段へ帰還させて加算する固定パ
   ータンノイズ積分回路において、 前記固定パターンノイズ取込み信号を監視して、固定パ
   ターンノイズの取込み開始から、最初に取込まれた固定
   パターンノイズが前記第２フィールドメモリに書込まれ
   るまでの間は、前記第２フィールドメモリに先に書込ま
   れていたデータが前記加算手段へ帰還されるのを禁止し
   て、前記第１及び第２のフィールドメモリを初期化する
   初期化手段を具備したことを特徴とする固定パターンノ
   イズ積分回路。