JPH041372B2

JPH041372B2 -

Info

Publication number: JPH041372B2
Application number: JP56212064A
Authority: JP
Inventors: Toshifumi Hoshii
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-12-25
Filing date: 1981-12-25
Publication date: 1992-01-10
Also published as: JPS58112172A

Description

【発明の詳細な説明】この発明は電子式翻訳機などのキヤラクタ情報
記憶装置に関する。

近年、電子式翻訳機などのキヤラクタ情報記憶
装置が開発されているが、この装置には日本語や
英語などの単語を記憶するROM（リードオンリ
メモリ）が設けられている。そして例えば英単語
の場合、各単語は26文字のアルフアベツトにより
表わされるが、従来では各アルフアベツト（キヤ
ラクタ）は夫々１つのコードと対応付けられ、ま
た日本語の場合も各カナが夫々１つのコードと対
応付けられておりこのため夫々が８ビツトからな
る内容の互いに異なるコードがアルフアベツトや
カナに対し設定されている。即ち、各単語は１キ
ヤラクタにつき８ビツトの容量をもつデータとし
てROMに記憶されている。

ところで例えば英単語ではCA、LE、RYなど、
しばしば用いられる複数キヤラクタの組合せがあ
り、このような組合せキヤラクタを１キヤラクタ
ずつコード化してROMに記憶したのではROM
の記憶容量を徒らに増大させるものである。

この発明は上述した事情に着目してなされたも
ので、その目的とするところは、上述した複数キ
ヤラクタからなる組合せキヤラクタに対して１キ
ヤラクタに対するコードと同一ビツト数のコード
を対応付け、上記コードの特定ビツトの数値を特
定キヤラクタに対応付けることにより、少ない記
憶容量で多くのキヤラクタ情報を記憶できるよう
にしたキヤラクタ情報記憶装置を提供することで
ある。

以下、図面を参照してこの発明の実施例を説明
する。第１図ないし第６図はこの発明を英語と日
本語の翻訳機能を持つた電子式翻訳機に適用した
実施例を示している。第１図において、キー入力
部１には、日本語入力モード指示キー、英語入力
モード指示キー、翻訳指示キー、更には英語また
は日本語を入力するためのアルフアベツトキーま
たはカナキー等、各種キーが設けられている。そ
してキー入力部１の各キーのキー操作信号は制御
部２に与えられて翻訳に必要な各種制御動作を実
行させると共に、キー入力部１から出力される英
語または日本語の入力データはレジスタ３に入力
され、一時記憶される。そしてこのレジスタ３に
記憶されたデータはアドレス指定回路４、比較回
路５、表示部６に夫々与えられる。上記アドレス
指定回路４はレジスタ３内に入力されたデータを
基にROM７のアドレスを指定する回路である。

ここで、ROM７の構成を説明すると、ROM
７は大別して英語エリアと日本語エリアとより成
つている。そして英語エリアには英単語と、この
英単語の訳語が記憶されている日本語エリア内の
アドレスデータとが一対のデータとして記憶さ
れ、他方、日本語エリアには、日本語と、この日
本語の訳語が記憶されている英語エリア内のアド
レスデータとが一対のデータとして記憶されてい
る。そして英単語の場合、第２図に示すようにキ
ヤラクタコーダは１キヤラクタまたは２キヤラク
タと対応付けられている。即ち、各キヤラクタコ
ードは８ビツトデータにより表わされ、また上位
４ビツトと下位４ビツトの数値は夫々、第２図に
示すように規則性をもつて各キヤラクタと対応付
けられている。図示するように、キヤラクタコー
ドの上位４ビツトが「0000」（10進数の０）、
「0001」（10進数の１）のキヤラクタコードは１コ
ードが１キヤラクタに対応し、また上位４ビツト
が「0010」（10進数の２）〜「0111」（10進数の
７）のキヤラクタコードは１コードが２キヤラク
タに対応する。そして２キヤラクタのキヤラクタ
コードの場合、上位４ビツトが「0010」〜
「0111」のキヤラクタコードは夫々、BA〜TA、
BI〜TI、BU〜TU、BE〜TE、BO〜TO、BY
〜TYであり、２番目の文字が夫々、Ａ、Ｉ、
Ｕ、Ｅ、Ｏ、Ｙに対応する２キヤラクタである。
また下位４ビツトが「0000」〜「1111」（10進数
の15）のキヤラクタコードは夫々、BA〜BY、
CA〜CY、DA〜DY、FA〜FY、GA〜GY、
HA〜HY、JA〜JY、KA〜KY、LA〜LY、
MA〜MY、NA〜NY、PA〜PY、QA〜QY、
RA〜RY、SA〜SY、TA〜TYであり、１番目
の文字が夫々、Ｂ、Ｃ、Ｄ、Ｆ、Ｇ、Ｈ、Ｊ、
Ｋ、Ｌ、Ｍ、Ｎ、Ｐ、Ｑ、Ｒ、Ｓ、Ｔに対応する
２キヤラクタである。

日本語の単語のカナの場合も上記英単語の場合
同様に１キヤラクタと２キヤラクタが共に８ビツ
トのキヤラクタコードにより表現され、規則性を
もつて対応付けられているが、その詳細について
は説明を省略する。

ROM７から読出される各単語は変換回路８に
入力される。この変換回路８の詳細は後述する
が、「CA」のように２キヤラクタの組合せで１つ
のコード「00100001（33）」に対応しているキヤラ
クタを「Ｃ」、「Ａ」、すなわちコード「00000010
（２）」、「00000000（０）」のように１キヤラクタ毎
のコードに変換して、スタテイツクシフトレジス
タで構成されるレジスタ９へ供給する回路であ
る。レジスタ９に入力されたデータは比較回路５
に与えられ、この比較回路５によつてレジスタ３
内のデータとの一致、不一致が比較検出される。
その検出信号は制御部２に与えられ、これにより
制御部２はアドレス指定回路４に対する制御命令
を出力する。この制御部２はシステム全体を制御
するもので、タイミング信号φ₁、φ₂をはじめ各
種制御信号を出力するが、これら制御信号の図示
は省略してある。

レジスタ３，９内の各データは表示部６に送ら
れて表示される。この表示部６は例えば20桁の５
×７液晶ドツトマトリクス表示装置から成つてい
る。

次に、第３図を参照して変換回路８の具体的構
成を説明する。ROM７から読出された単語はス
タテイツクシフトレジスタにより構成されるレジ
スタ１１に入力される。このレジスタ１１はアン
ドゲート１２，１３を夫々介し入力されるクロツ
クφ₁、φ₂により駆動され、クロツクφ₁の出力時
にデータを読込み、クロツクφ₂の出力時に読込
んだデータを次段に出力する。レジスタ１１から
出力されるデータは１キヤラクタ分の容量をも
ち、且つクロツクφ₁、φ₂により駆動されるバツ
フア１４に入力される。このバツフア１４内のデ
ータは検出回路１５、アンドゲート１６に夫夫与
えられている。上記検出回路１５は第２図に示す
32以上のコード、すなわち、２キヤラクタを１キ
ヤラクタに圧縮したコードを検出する回路であ
り、その検出信号はインバータ１７を介しアンド
ゲート１６およびワンシヨツト回路１８に与えら
れるほか、バツフア２０、アンドゲード２１、遅
延回路２２に夫々直接与えられている。ワンシヨ
ツト回路１８は上記検出回路１５からの検出出力
“１”が得られた時にφ₁、φ₂の１サイクルタイム
の間“０”出力を発生する回路であり、その出力
は上記アンドゲート１２，１３に夫々ゲート制御
信号として与えられている。

デコーダ１９は検出回路１５により検出された
32以上のコードを入力し、１文字ずつに分解した
コードを２キヤラクタ分発生し、バツフア２０に
与える回路で、例えば「CA」のコード「33」が
入力された場合には、「Ｃ」のコード「２」をバ
ツフア２０の上位桁２０Ａには、「Ａ」のコード
「０」を下位桁２０Ｂに出力する。バツフア２０
は上記検出回路１５からの検出信号によりデコー
ダ１９からのコードを読込み、クロツクφ₁によ
り読出し動作を実行する。また遅延回路２２はク
ロツクφ₂により駆動され、１キヤラクタ分の遅
延動作を実行する。そしてその遅延出力はアンド
ゲート２３のゲート制御信号とされる。

一方、バツフア２０の上位桁２０Ａ、下位桁２
０Ｂから読出されたコードは夫々、アンドゲート
２１，２３を介しレジスタ９に入力される。また
上記アンドゲート１６から出力されるコードもレ
ジスタ９に入力される。なお、レジスタ９はクロ
ツクφ₁、φ₂により駆動されるスタテイツクシフ
トレジスタである。

第４図は上記デコーダ１９の具体的構成を示し
ている。即ち、第２図について説明したように、
２キヤラクタに対するキヤラクタコードの下位４
ビツトが10進数の０〜15（即ち、「0000」〜
「1111」）のコードは夫々、１番目の文字がＢ〜Ｔ
に対応付けられている。したがつて下位４ビツト
のデータが文字Ｂ〜Ｔを表わすか否かが下位４ビ
ツトに対するデコーダ１９Ａによつて検出される
構成となつている。即ち、デコーダ１９Ａはキヤ
ラクタコードの下位４ビツトのデータを入力し、
そのデコード出力を上記バツフア２０の上位桁２
０Ａに与える。一方、キヤラクタコードの上位４
ビツトが10進数の２〜７（即ち、「0010」〜
「0111」）のコードは夫々、２番目の文字がＡ〜Ｙ
に対応付けられている。したがつて、このコード
は上位４ビツトに対するデコーダ１９Ｂによつて
検出される。即ち、デコーダ１９Ｂはキヤラクタ
コーダの上位４ビツトのデータを入力し、そのデ
コード出力をバツフア２０の下位桁２０Ｂに与え
る。なお、デコーダ１９中に示す各マトリクス１
９_A1、１９_A2、１９_B1、１９_B2のうち、マトリク
ス１９_A1、１９_B1は多入力（横方向）・１出力
（縦方向）のアンドゲート群であり、マトリクス
１９_A2、１９_B2は１入力（縦方向）・多出力（横
方向）のオアゲート群である。

次に上記実施例の動作を説明する。例えば英単
語「AREA」を入力してその和訳「チイキ」を
得るものとする。この場合、キー入力部１の英語
入力モード指示キーを操作し、次いでアルフアベ
ツトキーにより上記英単語「AREA」を入力し、
次いで翻訳指示キーを操作する。上記キー操作に
より英単語「AREA」がコード「０、17、４、
０」からなる入力データとしてレジスタ３に入力
され、アドレス指定回路４、比較回路５、表示部
６に夫々与えられる。このためアドレス指定回路
４はROM７の英語エリアの先頭アドレスから順
次アドレス指定動作を実行開始する。また表示部
６には英単語「AREA」が表示される。ROM７
からは上記アドレス指定動作にしたがつてその先
頭アドレスの英単語から順次読出され、変換回路
８を介してレジスタ９に書込まれ、比較回路５に
供給される。このため比較回路５はレジスタ３内
の英単語「AREA」とレジスタ９内の英単語を
順次比較し、一致が検出されるまで２値論理レベ
ルの“０”の検出信号を出力しつづけて制御部２
に与え、このため制御部２はこれに応じてアドレ
ス指定回路４に対しアドレス指定動作を続行させ
る。

ROM７の英単語「AREA」の記憶されている
アドレスが指定されると、レジスタ１１に「Ａ」
「RE」、「Ａ」の各コード「00000000」、
「01011101」、「00000000」がこの順序にて入力さ
れる。そして先ず「Ａ」がレジスタ１１から出力
され、バツフア１４にクロツクφ₁のタイミング
で読込まれ、次いでクロツクφ₂のタイミングで
読出されて検出回路１５、アンドゲート１６に与
えられる。検出回路１５は「Ａ」が32以上のコー
ドでないため検出信号は“０”である。このため
インバータ１７の出力は“１”であり、アンドゲ
ート１６を開成し、上記「Ａ」がアンドゲート１
６を介してレジスタ９に読込まれる、次に「RE」
を示すコード「93」がバツフア１４に読込まれる
と、検出回路１５が「RE」が32以上のコードで
あることを検出し、検出信号“１”を出力する。
このためインバータ１７の出力が“０”に反転
し、アンドゲート１６が閉成されるとともに、ワ
ンシヨツト回路１８がこの状態を検出し、１キヤ
ラクタ分のシフト動作期間、“０”の信号を出力
してアンドゲート１２，１３を閉成し、１キヤラ
クタ分だけのシフト動作を停止させる。また検出
回路１５はコード「01011101」をデコーダ１９に
与え、これに応じてデコーダ１９から「Ｒ」、
「Ｅ」の各コード「00010001」、「00000100」が並
列して出力され、バツフア２０の上位桁２０Ａ、
下位桁２０Ｂに夫々与えられる。而してクロツク
φ₁のタイミングで上位桁２０Ａからコード
「0010001」が読出されると、いま検出回路１５の
検出信号“１”により開成中のアンドゲート２１
を介し該コード「00010001」すなわちキヤラクタ
「Ｒ」がレジスタ９に与えられ読込まれる。次い
でクロツクφ₂のタイミングにて上記検出信号
“１”が遅延回路２２から“１”として出力され、
アンドゲート２３を開成させる。このためバツフ
ア２０の下位桁２０Ｂ内のコード「00000100」す
なわちキヤラクタ「Ｅ」がアンドゲート２３を介
しレジスタ９に与えられ読込まれる。またこのク
ロツクφ₂のタイミング直後からアンドゲート１
２，１３が再び開成され、レジスタ１１がクロツ
クφ₁により駆動されて「Ａ」がバツフア１４に
入力される。而してこの「Ａ」はコード「32以
上」に該当しないから検出回路１５の検出信号が
“０”として出力され、これに応じてアンドゲー
ト１６が再び開成され、上記「Ａ」がアンドゲー
ト１６を介しレジスタ９に入力される。

上述のようにしてレジスタ９に英単語
「AREA」の４つのコードが夫々入力されると、
比較回路５はレジスタ３、レジスタ９内の各英単
語のコードの一致を検出し、検出信号“１”を出
力して制御部２に与える。このためアドレス指定
動作が停止し、また検索された英単語「AREA」
のコードと共に読出された訳語「チイキ」のアド
レスデータにもとづくアドレス指定動作が開始さ
れ、日本語「チイキ」をレジスタ９に読込み、表
示部６にて表示する。

以上の如く構成することにより、例えば
「CALENDAR」という単語を例にとると、１キ
ヤラクタを８ビツトコードで表わす従来の記憶装
置では、第５図Ａに示すだけの容量を必要とした
が、本実施例のように１キヤラクタを８ビツトコ
ードで表わし、且つ所定組合せのキヤラクタを１
つのコードに対応させた記憶装置では、同図Ｂに
示す通り斜線部分の容量を節約することができ
る。また第６図は、ROM７内に記憶されている
単語の一部を示したものであるが、わずか10語を
比較しただけでも30文字分（240ビツト）の容量
を節約することができるものである。

第７図は第２図に示したキヤラクタコードの変
形例を示している。即ち、２キヤラクタに対応す
るキヤラクタコードにおいて、第７図のキヤラク
タコードは第２図のキヤラクタコードに対応する
２キヤラクタの１文字目と２文字目を相互に交換
したもので、この場合にはデコーダ１９の構成を
対応して変形すればよく、即ち、第４図に示すデ
コーダ１９の１９Ａと１９Ｂを交換した構成にす
ればよい。したがつて第７図のようなキヤラクタ
コードの構成の場合もこの発明を同様に実施でき
るものである。

なお、上記実施例では圧縮型で単語を記憶して
いるROMからデータを読出して通常型に変換し
た後、入力された単語との比較を行なうようにし
たが、入力された単語を圧縮型に変換してから
ROMに記憶されている圧縮型の単語と比較して
も良い。

また２キヤラクタに限らず、例えば「EST」、
「ILY」など、３語以上のものを１つのキヤラク
タコードとしてもよい。また日本語、英語に限ら
ず他の言語であつてもよいことは勿論であり、ま
た翻訳機ではなく、電子メモのように入力した単
語を単に記憶する記憶装置にも採用することがで
きる。またキヤラクタコードの対応付けの規則性
のもたせかたについては、他の方法であつてもよ
い。

以上説明したように、この発明によれば、効率
良くキヤラクタ情報を記憶することができるか
ら、メモリ容量を節約することができ、従つて多
くの単語を記憶装置内に収容することができる。

加えて、キヤラクタコードの対応付けに規則性
をもたせたから、コード変換回路（例えばデコー
ダ）の構成が簡略になり、処理も簡単になるとい
う効果を奏するものである。

【図面の簡単な説明】

第１図はこの発明を電子式翻訳機に適用した一
実施例の回路ブロツク図、第２図は英語のキヤラ
クタコードを示す図、第３図は変換回路８の具体
的な回路構成図、第４図はデコーダ１９の詳細構
成図、第５図Ａ，Ｂは夫々、従来および本実施例
における単語のコード化の一例を示す図、第６図
は従来および本実施例における単語をコード化し
た場合のキヤラクタ数を比較した図、第７図はキ
ヤラクタコードの変形例を示す図である。１……キー入力部、２……制御部、３……レジ
スタ、４……アドレス指定回路、５……比較回
路、６……表示部、７……ROM、８……変換回
路、９……レジスタ、１１……レジスタ、１４…
…バツフア、１５……検出回路、１９……デコー
ダ、２０……バツフア、２２……遅延回路。

Claims

【特許請求の範囲】

１キヤラクターコードはｎ（但しｎは正の偶数）
ビツト数で１キヤラクタを表し、２キヤラクタコ
ードは、上位ｎ／２ビツトで１キヤラクタ、下位
ｎ／２ビツトで他の１キヤラクタを表し、これら
各キヤラクタコードを記憶するメモリと、このメ
モリのアドレスを指定する手段と、この指定手段
により指定されたメモリのアドレスに記憶されて
いるキヤラクタコードを読出す手段と、この読出
し手段により読出されたｎビツトのキヤラクタコ
ードが前記の１キヤラクタコードであるか、２キ
ヤラクタコードであるかを判断する手段と、この
判断手段により被判断キヤラクタコードが２キヤ
ラクタコードであると判断された場合に、当該２
キヤラクタコードの上位ｎ／２ビツト、下位ｎ／
２ビツトを、それぞれ対応するｎビツト数の１キ
ヤラクタコードに変換するデコード手段とを具備
したことを特徴とするキヤラクタ情報記憶装置。