JPH04138507A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH04138507A JPH04138507A JP2262059A JP26205990A JPH04138507A JP H04138507 A JPH04138507 A JP H04138507A JP 2262059 A JP2262059 A JP 2262059A JP 26205990 A JP26205990 A JP 26205990A JP H04138507 A JPH04138507 A JP H04138507A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistors
- transistor
- current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はモノシリツク集積回路における帰還形の定電流
回路に関する。
回路に関する。
〈従来の技術〉
この種の定電流回路の従来例として第2図に示すような
ものがある。
ものがある。
トランジスタQ9、Qllはカレントミラー回路Cであ
って、入力側であるトランジスタQ9のエミッタ側には
抵抗R4が接続されている。カレントミラー回路Cの出
力段には帰還回路Bが接続されている。帰還回路りにつ
いて説明すると、カレントミラー回路Cの出力電流の一
部はトランジスタQ13のベースに導かれている。トラ
ンジスタQ13のエミッタは抵抗R5を介して接地され
ている一方、コレクタはカレントミラー回路DIにおけ
る入力側のトランジスタQ12に接続されている。カレ
ントミラー回路D1はトランジスタQ12、Q8、Q1
01Q14から構成されており、トランジスタQ8、Q
IOによりカレントミラー回路Cの所定電流を規制する
ことで帰還がかけられている。また、定電流回路として
の出力電流は、トランジスタQ14のエミッタから出力
されるようになっている。
って、入力側であるトランジスタQ9のエミッタ側には
抵抗R4が接続されている。カレントミラー回路Cの出
力段には帰還回路Bが接続されている。帰還回路りにつ
いて説明すると、カレントミラー回路Cの出力電流の一
部はトランジスタQ13のベースに導かれている。トラ
ンジスタQ13のエミッタは抵抗R5を介して接地され
ている一方、コレクタはカレントミラー回路DIにおけ
る入力側のトランジスタQ12に接続されている。カレ
ントミラー回路D1はトランジスタQ12、Q8、Q1
01Q14から構成されており、トランジスタQ8、Q
IOによりカレントミラー回路Cの所定電流を規制する
ことで帰還がかけられている。また、定電流回路として
の出力電流は、トランジスタQ14のエミッタから出力
されるようになっている。
即ち、トランジスタQ9とトランジスタQllの電流密
度の比をnとすると、両者におけるベース・エミッタ間
電圧の差はΔVbe=(kT/q) ff1n n (
kT/q :熱電圧)として表され、この電圧に応した
電流が流れる訳であるが、°帰還回路已により帰還がか
けられているので、Ic (Q8)=Ic (QIO)
=Ic (Ql4)−((kT/q)in n)/R4
という電流で安定するようになっている。
度の比をnとすると、両者におけるベース・エミッタ間
電圧の差はΔVbe=(kT/q) ff1n n (
kT/q :熱電圧)として表され、この電圧に応した
電流が流れる訳であるが、°帰還回路已により帰還がか
けられているので、Ic (Q8)=Ic (QIO)
=Ic (Ql4)−((kT/q)in n)/R4
という電流で安定するようになっている。
〈発明が解決しようとする課題〉
しかしながら、上記のような回路をモノシリツク集積回
路で構成した場合には、シート抵抗のばらつきとフォト
エツチングに起因するパターン線幅のばらつきという2
つの要因により、抵抗R4がばらつき、これに起因して
出力電流の絶対値のばらつきが大きいという欠点があり
、回路の高精度化を推進する上で大きな問題となってい
た。
路で構成した場合には、シート抵抗のばらつきとフォト
エツチングに起因するパターン線幅のばらつきという2
つの要因により、抵抗R4がばらつき、これに起因して
出力電流の絶対値のばらつきが大きいという欠点があり
、回路の高精度化を推進する上で大きな問題となってい
た。
本発明は上記事情に鑑みて創案されたものであり、その
目的とするところは、抵抗のばらつきが大きくても出力
電流に影響しないように改良した定電流回路にを提供す
ることにある。
目的とするところは、抵抗のばらつきが大きくても出力
電流に影響しないように改良した定電流回路にを提供す
ることにある。
く課題を解決するための手段〉
本発明にかかる定電流回路は、モノシリツク集積回路で
構成された定電流集積回路であって、入力側であるトラ
ンジスタのエミッタに抵抗R1を接続し且つ当該トラン
ジスタのベースとコレクタとの間に抵抗R2を接続して
あるカレントミラー回路と、カレントミラー回路の入出
力間に設けてある帰還回路とを具備しており、且つ抵抗
R1、抵抗R2の基板上の線幅が異なるようにしてある
。
構成された定電流集積回路であって、入力側であるトラ
ンジスタのエミッタに抵抗R1を接続し且つ当該トラン
ジスタのベースとコレクタとの間に抵抗R2を接続して
あるカレントミラー回路と、カレントミラー回路の入出
力間に設けてある帰還回路とを具備しており、且つ抵抗
R1、抵抗R2の基板上の線幅が異なるようにしてある
。
く作用〉
第2図中の従来回路において示す抵抗Rの代わりに第1
図に示すように抵抗R1、抵抗R2という線幅の異なる
ものを使用すると、線幅による誤差が相殺される。詳し
いことは実施例中において説明する。
図に示すように抵抗R1、抵抗R2という線幅の異なる
ものを使用すると、線幅による誤差が相殺される。詳し
いことは実施例中において説明する。
〈実施例〉
以下、本発明にかかる定電流回路の実施例を図面を参照
して説明する。第1図は実施例回路の回路図である。
して説明する。第1図は実施例回路の回路図である。
ここに掲げる定電流回路はモノシリツクで構成されたア
ナログ集積回路に定電流源として数多く備えられている
回路であって、第1図に示すような回路構成となってい
る。本実施例では、第2図で示した従来回路の一部分だ
けを改良した回路構成となっている。従来回路の説明と
重複する部分もあるが、以下、その回路構成について詳
しく説明する。
ナログ集積回路に定電流源として数多く備えられている
回路であって、第1図に示すような回路構成となってい
る。本実施例では、第2図で示した従来回路の一部分だ
けを改良した回路構成となっている。従来回路の説明と
重複する部分もあるが、以下、その回路構成について詳
しく説明する。
図中Aはカレントミラー回路であって、トランジスタQ
2、Q4、抵抗R1、R2等から構成されている。入力
側のトランジスタQ2のエミッタは抵抗R2を介して接
地されている一方、ベースは抵抗R1を介してコレクタ
に接続されている。
2、Q4、抵抗R1、R2等から構成されている。入力
側のトランジスタQ2のエミッタは抵抗R2を介して接
地されている一方、ベースは抵抗R1を介してコレクタ
に接続されている。
なお、図示されていないが、この抵抗R1、抵抗R2に
相当する基板上のパターンはその線幅が異なるように形
成されている。
相当する基板上のパターンはその線幅が異なるように形
成されている。
トランジスタQ2のコレクタは、出力側のトランジスタ
Q4のベースに接続されている。トランジスタQ4のエ
ミッタは接地されている一方、コレクタは帰還回路りに
おけるトランジスタQ6のベースに接続されている。
Q4のベースに接続されている。トランジスタQ4のエ
ミッタは接地されている一方、コレクタは帰還回路りに
おけるトランジスタQ6のベースに接続されている。
なお、トランジスタQ4のベースとコレクタとの間には
コンデンサC1が接続されている。
コンデンサC1が接続されている。
次に、帰還回路Bについて説明すると、トランジスタQ
6のエミッタは抵抗R3を介して接地されている一方、
コレクタはカレントミラー回路B1における入力側のト
ランジスタQ5に接続されている。
6のエミッタは抵抗R3を介して接地されている一方、
コレクタはカレントミラー回路B1における入力側のト
ランジスタQ5に接続されている。
カレントミラー回路B1はトランジスタQ5、Ql、Q
3、Qlから構成されている。トランジスタQ5のベー
ス・コレクタ間は短絡されているとともに、トランジス
タQ1、Q3、Qlのベースに夫々接続されている。ま
た、トランジスタQ5、Ql、Q3、Qlの各エミッタ
は電源ラインに接続されている。更に、トランジスタQ
lのコレクタには、カレントミラー回路Aのトランジス
タQ2のベース及び抵抗R1の一端側が、トランジスタ
Q3のコレクタには、同じくトランジスタQ4のコレク
タ及びコンデンサC1の一端側が、トランジスタQ7の
コレクタには(定電流回路の出力に相当する)、図外の
後段回路が夫々接続されている。
3、Qlから構成されている。トランジスタQ5のベー
ス・コレクタ間は短絡されているとともに、トランジス
タQ1、Q3、Qlのベースに夫々接続されている。ま
た、トランジスタQ5、Ql、Q3、Qlの各エミッタ
は電源ラインに接続されている。更に、トランジスタQ
lのコレクタには、カレントミラー回路Aのトランジス
タQ2のベース及び抵抗R1の一端側が、トランジスタ
Q3のコレクタには、同じくトランジスタQ4のコレク
タ及びコンデンサC1の一端側が、トランジスタQ7の
コレクタには(定電流回路の出力に相当する)、図外の
後段回路が夫々接続されている。
以上のように構成された定電流回路の基本動作について
説明する。
説明する。
まず、トランジスタQ4、Q2のコレクタ電流をIoと
し、トランジスタQ1のコレクタ電流をrcとする。す
ると、トランジスタQ4のベース電位は次の式で示され
る。
し、トランジスタQ1のコレクタ電流をrcとする。す
ると、トランジスタQ4のベース電位は次の式で示され
る。
(kT/q)in (Ic/I。)・・・■但し、k
T/qは熱電圧である。
T/qは熱電圧である。
一方、トランジスタQ2のコレクタ電圧の近位値は次の
式で示される。
式で示される。
(kT/q)in (I c/ (n−1o ))十
■c−R2−IC−R1・・・■ 但し、nはトランジスタQ2に対するトランジスタQ4
の電流密度の比である。
■c−R2−IC−R1・・・■ 但し、nはトランジスタQ2に対するトランジスタQ4
の電流密度の比である。
帰還回路Bにより、トランジスタQ4のベース電位とト
ランジスタQ2のコレクタ電圧とが等しくなるように、
帰還がかけられるから、結局として安定時におけるIc
O値は式■=式■から導くと次式で示される。
ランジスタQ2のコレクタ電圧とが等しくなるように、
帰還がかけられるから、結局として安定時におけるIc
O値は式■=式■から導くと次式で示される。
I c= C(kT/q)in nl/ (R2−R1
)] ・・・■ 定電流回路としての出力電流はトランジスタQ7のコレ
クタ電流であるが、カレントミラー回路B1の働きによ
り、これはトランジスタQ1のコレクタ電流と等しくな
るので、式■として示されることになる。
)] ・・・■ 定電流回路としての出力電流はトランジスタQ7のコレ
クタ電流であるが、カレントミラー回路B1の働きによ
り、これはトランジスタQ1のコレクタ電流と等しくな
るので、式■として示されることになる。
次に、抵抗R1、R2にばらつきがあってもこれが出力
電流には影響しないことの原理について説明する。
電流には影響しないことの原理について説明する。
まず、抵抗R2、抵抗R1に相当する基板上のパターン
の線幅の設計値が夫々A、Bであるとし、設計段階では
A、Bであるべきものが、製造段階での様々な要因によ
り、パターン作成後にはA十x、B+xに変化したと仮
定する。このときの抵抗R2、抵抗R1の変化後の抵抗
値を夫々R2’、R1゛ とすると、これらは次式で示
される。
の線幅の設計値が夫々A、Bであるとし、設計段階では
A、Bであるべきものが、製造段階での様々な要因によ
り、パターン作成後にはA十x、B+xに変化したと仮
定する。このときの抵抗R2、抵抗R1の変化後の抵抗
値を夫々R2’、R1゛ とすると、これらは次式で示
される。
R2’ ”= (A/(A+x))R2−・−■R1
°=CB/(B+x))R1・−、■ココで、x<<A
、x<<Bとすると、R2’、R1゛ は夫々次のよう
に近似される。
°=CB/(B+x))R1・−、■ココで、x<<A
、x<<Bとすると、R2’、R1゛ は夫々次のよう
に近似される。
R2”:[(A−x)/A)R2−■
R1’#((B−x)/B)R1−−・■式■、式■に
より次式が成立する。
より次式が成立する。
R2’ −R1’ =R2−R1+ ((R1/B)(
R2/A))x ・・・■ 即ち、R1・A=R2・Bの関係が成立するならば、式
■の2項が0となり、R2’ −R1=R2−R1とな
る。言い換えると、設計段階の線幅A、Bが抵抗R1、
抵抗R2に反比例しているならば(これは抵抗R1、抵
抗R2に相当する基板上のパターンの線幅が異なること
を意味している)、抵抗R1,R2のバラツキは相殺さ
れ、その結果、式■により、抵抗R1、R2のバラツキ
が出力を流に影響を与えないことになる。
R2/A))x ・・・■ 即ち、R1・A=R2・Bの関係が成立するならば、式
■の2項が0となり、R2’ −R1=R2−R1とな
る。言い換えると、設計段階の線幅A、Bが抵抗R1、
抵抗R2に反比例しているならば(これは抵抗R1、抵
抗R2に相当する基板上のパターンの線幅が異なること
を意味している)、抵抗R1,R2のバラツキは相殺さ
れ、その結果、式■により、抵抗R1、R2のバラツキ
が出力を流に影響を与えないことになる。
集積回路の製造工程上、抵抗R1、R2のバラツキはあ
る程度避けることができないが、この場合であっても、
本実施例の定電流回路による場合には、出力電流の絶対
値のバラツキがない。しかも若干の回路の設計変更のみ
で上記メリットを得ることができるので、アナログ集積
回路の高精度化及び低コスト化を推進する上で非常に大
きな意義がある。
る程度避けることができないが、この場合であっても、
本実施例の定電流回路による場合には、出力電流の絶対
値のバラツキがない。しかも若干の回路の設計変更のみ
で上記メリットを得ることができるので、アナログ集積
回路の高精度化及び低コスト化を推進する上で非常に大
きな意義がある。
〈発明の効果〉
以上、本発明にかかる定電流回路による場合には、抵抗
R1、抵抗R2の誤差が相違されるように構成されてい
るので、抵抗R1、抵抗R2のばらつきが大きくても出
力電流に影響しない。また、製造工程についてはそのま
まで回路についての若干の設計変更のみで良いので、回
路の高性能化及び低コスト化を推進することができると
いうメリットがある。
R1、抵抗R2の誤差が相違されるように構成されてい
るので、抵抗R1、抵抗R2のばらつきが大きくても出
力電流に影響しない。また、製造工程についてはそのま
まで回路についての若干の設計変更のみで良いので、回
路の高性能化及び低コスト化を推進することができると
いうメリットがある。
第1図は本発明にかかる定電流回路の実施例を説明する
ための回路図、第2図は従来の定電流回路を説明するた
めの第1図に対応する図である。 A・・・カレントミラー回路 R1、R2・・・抵抗 Q2、 Q4 トランジスタ ・帰還回路
ための回路図、第2図は従来の定電流回路を説明するた
めの第1図に対応する図である。 A・・・カレントミラー回路 R1、R2・・・抵抗 Q2、 Q4 トランジスタ ・帰還回路
Claims (2)
- (1)モノシリック集積回路で構成された定電流集積回
路において、入力側であるトランジスタのエミッタに抵
抗R1を接続し且つ当該トランジスタのベースとコレク
タとの間に抵抗R2を接続してあるカレントミラー回路
と、カレントミラー回路の入出力間に設けてある帰還回
路とを具備しており、且つ、抵抗R1、抵抗R2に相当
する基板上のパターンはその線幅が異なるように形成し
てあることを特徴とする定電流回路。 - (2)帰還回路がカレントミラー回路であることを特徴
とする請求項1記載の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262059A JPH04138507A (ja) | 1990-09-29 | 1990-09-29 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2262059A JPH04138507A (ja) | 1990-09-29 | 1990-09-29 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04138507A true JPH04138507A (ja) | 1992-05-13 |
Family
ID=17370461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2262059A Pending JPH04138507A (ja) | 1990-09-29 | 1990-09-29 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04138507A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321732A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | カレントミラー回路および基準電流回路 |
| DE4344447B4 (de) * | 1993-12-24 | 2009-04-02 | Atmel Germany Gmbh | Konstantstromquelle |
-
1990
- 1990-09-29 JP JP2262059A patent/JPH04138507A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4344447B4 (de) * | 1993-12-24 | 2009-04-02 | Atmel Germany Gmbh | Konstantstromquelle |
| JPH08321732A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | カレントミラー回路および基準電流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH0365715A (ja) | 定電流回路 | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JP2734609B2 (ja) | 微小電流源 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| KR0115559Y1 (ko) | 전류 미러 회로 | |
| JPH0330828B2 (ja) | ||
| KR930004705Y1 (ko) | 에미터 디제너레이션 회로 | |
| JPH0151207B2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3672806B2 (ja) | 定電圧回路 | |
| JPH0685536A (ja) | 電圧制御発振器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6235708A (ja) | シユミツト回路 | |
| JPS62291210A (ja) | カレントミラ−回路 | |
| JPH02162837A (ja) | D/a変換器 | |
| JPH0486907A (ja) | 定電流回路 | |
| JPH06260853A (ja) | 電圧電流変換回路 | |
| JPH06216665A (ja) | 電圧/電流変換回路 |