JPH04139656A

JPH04139656A - デイスクドライブ装置

Info

Publication number: JPH04139656A
Application number: JP2262150A
Authority: JP
Inventors: Yoshihide Yamashita; 山下　善秀
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-09-28
Filing date: 1990-09-28
Publication date: 1992-05-13
Anticipated expiration: 2017-01-28
Also published as: JP3251007B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディスクドライブ装置、特にセンサレスの
モータを有するセクターサーボ方式のディスクドライブ
装置に関する。

〔発明の概要〕

この発明は、ディスクドライブ装置に於いて、相の切り
換えを逆起電力の信号に基づいて行うスピンドルモータ
と、逆起電力を検出して形成される信号の周期からスピ
ンドルモータの速度を検出し、スピンドルモータを所定
速度で回転させる第１の制御回路と、ディスク状記録媒
体から再生された信号の周期からスピンドルモータの速
度を検出し、スピンドルモータを所定速度で回転させる
第２の制御回路と、第１の制御回路と第２の制御回路を
共に動作させるモードを備えたことにより、スピンドル
モータの回転速度に対するサーボ制御を、セクタ信号と
逆起電力の検出に基づいて形成される信号とによって２
重にかけることができ、セクター信号が数個或いは１ト
ラツクにわたって全て欠落しても逆起電力の検出に基づ
いて形成される信号によってスピンドルモータにサーボ
制御をかけることができ、スピンドルモータの回転速度
の変動を防止できるようにしたものである。

〔従来の技術〕

ディスクドライブ装置、例えば、ハードディスクドライ
ブ装置に使用されているスピンドルモータの回転速度を
サーボ制御する技術には各種のものがある。

このサーボ制御の技術の一フにセクターサーボ情報を利
用するものがある。

これは、ディスク上に等角間隔で放射状に形成されてい
るサーボ信号記録領域から間欠的に得られるアーム制御
用のサーボ信号に基づき形成されるセクタ信号を用いて
スピンドルモータをサーボ制御しているものである。

この種のハードディスクドライブ装置では、アーム制御
を高精度で行うためにサーボ情報のサンプリング間隔を
等しくする必要があることから、サーボ信号の記録位置
でセクタ信号を作り、各セクタで１回出力されるセクタ
信号のサンプリング間隔を等しくすることによって、ス
ピンドルモータに高精度なサーボ制御を施すことが可能
となる。

他のサーボ制御の技術としては、ホール素子をセンサと
して備えたモータを用いるものがある。

これは、駆動電流の切り換え及び回転速度検出用のホー
ル素子を有するモータがスピンドルモータとして用いら
れている場合に、ホール素子から得られる信号に基づき
スピンドルモータの回転速度に対してサーボ制御をかけ
ているものである。

しかしながら、２．５インチ以下の小型のハードディス
クドライブ装置では、ホール素子を設けるスペースがな
いため、−船釣にはホール素子を有しないセンサレスの
モータが使用される。このセンサレスのモータを使用し
ている小型のハードディスクドライブ装置では、モータ
のコイルの逆起電力を検出することによって、スピンド
ルモータのサーボ制御がなされる。

このコイルの逆起電力の検出によってスピンドルモータ
のサーボ制御を行う技術では、検出できるパルス数が１
回転当たりで数波、例えば、３波しか得られないため、
セクタ間隔の時間的なバランキが大きくなり、粗いサー
ボ制御しか行なうことができず起動時に於けるサーボ制
御としては良いものの定常回転時に於けるサーボ制御と
しては精度があまり良くないものである。つまり、スピ
ード偏差を大きくとったフォーマットにしなければなら
ず、この結果、記録容量の低下と、アームの制御精度が
悪化してしまうものであった。

［発明が解決しようとする課題］上述のセクタ信号を用いてスピンドルモータのサーボ制
御を行う技術では、セクタ信号が欠落しているとサーボ
制御をかけることができないという問題点があった。

従って、ディスクに書き込むセクタ信号（セクタＩＤ）
に欠落部分が発生しないようにするか、或いは欠落部分
があっても問題の生じないようにしなければならないと
いう問題点があった。

従って、この発明の目的は、スピンドルモータの回転速
度に対するサーボ制御をセクタ信号と逆起電力の検出に
基づいて形成される信号で２重にかけ、セクター信号の
欠落に対応し得るディスクドライブ装置を提供すること
にある。

〔課題を解決するための手段〕

この発明は、相の切り換えを逆起電力の信号に基づいて
行うスピンドルモータと、逆起電力を検出して形成され
る信号の周期からスピンドルモータの速度を検出し、ス
ピンドルモータを所定速度で回転させる第１の制御回路
と、ディスク状記録媒体から再生された信号の周期から
スピンドルモータの速度を検出し、スピンドルモータを
所定速度で回転させる第２の制御回路と、第１の制御回
路と第２の制御回路を共に動作させるモードを備えた構
成としている。

〔作用〕

成るモードでは、センサレスのスピンドルモータから逆
起電力が検出されると共に、ディスク状記録媒体からセ
クタ信号が再生される。

上述の逆起電力に基づいて形成される信号の周期に基づ
いてスピンドルモータの速度が検出されて第１の制御回
路に供給される。また、セクタ信号から再生された信号
の周期に基づいてスピンドルモータの速度が検出されて
第２の制御回路に供給される。

上述のモードでは、第１の制御回路及び第２の制御回路
によって、２重にスピンドルモータの回転速度に対する
サーボ制御がなされる。

〔実施例〕

以下、この発明の一実施例について第１図及び第２図を
参照して説明する。尚、この一実施例では、ディスクド
ライブ装置の例としてハードディスクドライブ装置を説
明している。また、この一実施例では、以下の順序で説
明がなされる。

（１）起動時（２）定常回転時（１）起動時この起動時に於ける説明では、第１図に示される構成の
内、起動時に動作する部分についてのみ説明する。尚、
第１図中、第２図と共通する部分には同一符号を付し、
重複する説明を省略する。

第１図に示される構成に於いて、図示せぬホストコンピ
ュータからＣＰＵＩに対してスピンドルモータ２の起動
コマンド信号が供給されると、ＣＰＵＩからは、スピン
ドルモータ２、例えば、３相のＤＣモータを起動させる
ために各種の制御信号が出力され各種の制御動作がなさ
れる。

スイッチ３には、ＣＰＵＩからスイッチ制御信号ｓ　ｓ
ｔ＋ｏが供給される。これによって、スイッチ３は全て
起動側に接続されることになり、端子３ｂ及び３ｅ、端
子３ｄ及び３ｆが接続される。

起動回路４には、ＣＰＵＩから駆動制御信号が供給され
る。これによって起動回路４が動作し、起動回路４から
スイッチ制御信号５ＳＷＩがスイッチ５に供給されると
共に、起動回路４から駆動信号がドライバ回路６に供給
される。

スイッチ５では、スイッチ制御信号５ＳＷＩによって、
端子５ａ及び５ｃが接続され、これによって、チャージ
ポンプ７及び位相補償回路８と、ドライバ回路６０間が
遮断される。

ドライバ回路６では、起動回路４から供給される駆動信
号に基づいてスピンドルモータ２を回転させる。

スピンドルモータ２の回転に伴って逆起電力の検出が可
能となる。

ディスク９を回転させるスピンドルモータ２のコイルの
逆起電力が、逆起電力検出回路ｌＯに供給される。この
ディスク９はＣＡ　Ｖ　（ＣｏｎｓｔａｎｔＡＢｕｌａ
ｒ　Ｖｅｌｏｃｉｔｙ）方式のものである。

逆起電力検出回路１０では、コイルの逆起電力が検出さ
れるタイミングで、デイテクトレディ信号Ｄ　ｒｄｙが
起動回路４に供給されると共に、上述のタイミングで検
出信号が形成され、この検出信号がＦＧ発生回路１１に
供給される。この検出信号は、スピンドルモータ２の１
回転当たり、Ｎ波、図示の例では、スピンドルモータ２
として３相のＤＣモータを用いているため、スピンドル
モータ２の１回転当たり、３波が形成され出力される。

起動回路４は、デイテクトレディ信号Ｄｒｄｙが供給さ
れると、スイッチ制御信号５ＳＷＩをスイッチ５に供給
してスイッチ５の接続状態を切り換え、これによって、
スイッチ５では端子５ａ及び５ｂが接続される。

ＦＣ発生回路１１では、逆起電力検出回路１０から供給
される検出信号が波形整形されてＦＣパルスＰＦＧとさ
れた後、分周回路１４、ＦｒｅｑｅｎｃｙＬｏｃｋｅｄ
　Ｌｏｏｐ（以下、単にＦＬＬと称する）１２に供給さ
れる。

分周回路１４では、ＦＣパルスＰＦＧが所定の分周比、
例えば、Ｎ＝３にて分周された後、ＦＬＬ１５に供給さ
れる。

一方、基準発振回路１６から出力される所定周波数のマ
スタークロック信号が、分周回路１７．１８に供給され
る。

分周回路１８では、所定周波数のマスタークロック信号
が所定の分周比にて分周されて基準信号Ｐｒｅｆｌとさ
れたのち、分周回路１９とＦＬＬ　１２に供給される。

分周回路１９では、上述の基準信号Ｐｒｅｆｌが所定の
分周比Ｎ１例えば、Ｎ＝３にて分周されたのち、ＦＬＬ
１５に供給される。

ＦＬＬ　１２では、基準信号ＰｒｅｆｌとＦ（１，パル
スＰＦＧとで周波数についての比較がなされ、周波数誤
差に対応するレベルの信号Ｓ１２が形成され、スイッチ
３の端子３ｄに供給される。

このＦＬＬ１２に於ける比較は、例えば、カウンタを用
いてなされている。つまりＦＬＬ　１２では、ＦＣパル
スＰＦＧの周期を、このＦＧパルスＰＦＧが例えばハイ
レベルとされる期間にカウントされる基準信号Ｐｒｅｆ
ｌ、即ち、クロック数に換夏して基準値と比較する。そ
して、クロック数が基準値よりも少ない時、つまりＦＣ
パルスＰＦＧの周波数が高い時には後述のチャージポン
プ７を充電するような信号Ｓ１２が、また、クロック数
が基準値よりも多い時、つまりＦＣパルスＰＦＧの周波
数が低い時には後述のチャージポンプ７から放電させる
ような信号Ｓ１２が、夫々スイッチ３の端子３ｄに供給
される。そして、クロック数と基準値が等しいときには
、ハイインピーダンス状態とされる。

ＦＬＬ　１２では、ＦＣパルスＰＦＧの周波数が所定の
周波数以上になったことを検出すると、セクタパルスＰ
　ＳＥＣの検出が可能であることを示すスピードレディ
信号３　ｒｄｙが形成され、このスピードレディ信号Ｓ
　ｒｄｙがＣＰＵＩに供給される。

スイッチ３はＣＰＵＩによって接続状態が制御されてお
り、起動時には前述したようにスイッチ３の端子３ｄ及
び３ｆが接続され、また、スイッチ５は端子５ｂ及び５
Ｃが接続され、チャージポンプ７及び位相補償回路８と
、ドライバ回路６の間が接続されているので、ＦＬＬ　
１２から供給されるアップ／ダウン信号は、スイッチ回
路３、スリーステートバッファ１３を介してチャージポ
ンプ７に供給される。

このチャージポンプ７にて形成される駆動信号が、位相
補償回路８、スイッチ５、ドライバ回路６を経てスピン
ドルモータ２に供給されスピンドルモータ２の回転速度
のサーボ制御がなされる。

二の結果、逆起電力検出回路１０、ＦＣ発生回路１１、
ＦＬＬ　１２、スイッチ３、スリーステートバッファ１
３、チャージポンプ７、位相補償回路８、スイッチ５、
ドライバ回路６、スピンドルモータ２等から構成される
ＦＧパルスＰＦＧによるクローズトループが形成されて
ＰＬＬサーボ系が構成され、このＰＬＬサーボ系によっ
て、スピンドルモータ２の回転速度のサーボ制御がなさ
れる。

（２）定常回転時第２図には、定常回転時の状態が示されている。

上述したＰＬＬサーボ系によって回転数が定常状態に近
づくと、セクタパルスＰ　ＳＥＣの検出が可能となり、
ＰＬＬサーボ系によるサーボ制御に加えてＰＬＬサーボ
系によるサーボ制御がなされる。

前述したＦＬＬ１２からＣＰＵＩに供給されるスピード
レディ信号３　ｒｄｙによって、スピンドルモータ２の
回転速度が所定の許容範囲内に入っていることがＣＰＵ
Ｉによって判断された場合にはＣＰＵＩにてセクタパル
スレディ信号５Ｐｒｄｙが形成され、このセクタパルス
レディ信号５Ｐｒｄｙがセクタパルス検出回路２１、Ｐ
ＬＬ回路２０に供給される。これによって、セクタパル
ス検出回路２１．ＰＬＬ回路２０が動作可能な状態とさ
れる。

また、ＣＰＵＩにスピードレディ信号３　ｒｄｙが供給
されると、ＣＰＵＩは、スイッチ３にスイッチ制御信号
ｓ　ｓｈｏを供給することによって、スイッチ３の接続
状態を定常回転側に切り換える。即ち、スイッチ３に於
ける端子３ａ及び３ｅ、端子３ｃ及び３ｆが接続される
。

ディスク９の半径方向に移動するようになされているア
ーム〔図示せず〕の先端部に設けられている磁気へラド
２２から再生されたＲＦ信号がヘッドアンプ４を介して
セクタパルス検出回路２Ｉに供給されると共に、端子２
４から読み出しデータとして取出される。

セクタパルス検出回路２１に、上述のセクタパルスレデ
ィ信号５Ｐｒｄｙが供給されると、ＲＦ信号からセクタ
パルスＰ　ＳＥＣの検出が可能となる。

そして、セクタパルス検出回路２１にて恢出されたセク
タパルスＰＳＥＣがＰＬＬ回路２０に供給される。

ディスク９はＣＡＶ方式のものであり、セクタパルスＰ
　ＳＥＣは、スピンドルモータ２の１回転当たり所定の
数が常に出力されるようになされている。しかしながら
、ディスク９の内周側と外周側の夫々のセクタ数が異な
るため、このセクタパルスＰ　ＳＥＣはセクタ周期と必
ずしも対応しない。

ＣＡＶタイプのディスク９では、内周側と外周側の線密
度〔セクタ数〕が異なるが、より高密度とするため外周
側ではセクタ数を増し、セクタパルスＰ　ＳＥＣの記録
されている領域の位置を半径方向で揃えるようにしても
よい。

一方、基準発振回路１６から出力される所定周波数のマ
スタークロツタ信号が、分周回路１７．１８に供給され
る。

分周回路１７では、所定周波数のマスタークロック信号
が、所定の分周比にて分周されて基準信号Ｐ　ｒｅｆ２
とされた後、ＰＬＬ回路２０に供給される。

ＰＬＬ回路２０では、セクタパルスレディ信号５Ｐｒｄ
ｙが供給されると、セクタパルス検出回路２１から供給
されるセクタパルスＰ　ＳＥＣと、分周回路１７から供
給される基準信号Ｐ　ｒｅｆ２との位相比較がなされる
。

このＰＬＬ回路２０に於ける比較は、例えば、カウンタ
を用いてなされている。つまりＰＬＬ回路２０では、セ
クタパルスＰ　ＳＥＣの周期を、このセクタパルスＰ　
ＳＥＣが例えばハイレベルとされる期間にカウントされ
る基準信号Ｐｒｅｆ２、即ち、クロック数に換算して基
準値と比較する。そして、クロック数が基準値よりも少
ない時、つまりセクタパルスＰ　ＳＥＣの周波数が高い
時には後述のチャージポンプ７を充電するような信号Ｓ
２０が、また、クロック数が基準値よりも多い時、つま
りセクタパルスＰ　ＳＥＣの周波数が低い時には後述の
チャージポンプ７から放電させるような信号３２０が、
夫々スイッチ回路３の端子３ａに供給される。そして、
クロック数と基準値が等しいときには、ハイインピーダ
ンス状態とされる。

分周回路１８では、基準発振回路１６から出力される所
定周波数のマスタークロツタ信号が、所定の分周比にて
分周されて基準信号Ｐｒｅｆｌとされた後、分周回路１
９とＦＬＬ　１２に供給される。

分周回路１９では、上述の基準信号Ｐｒｅｆｌが所定の
分周比Ｎ、例えば、Ｎ＝３にて分周されたのち、ＦＬＬ
　１５に供給される。

また、逆起電力検出回路１０で検出された逆起電力の検
出信号に基づいて、ＦＧ発生回路１１で形成されるＦＧ
パルスＰＦＧが、分周回路１４で（１／Ｎ）に分周され
る。これによって、ＦＧパルスＰＦＧは、スピンドルモ
ータ２の１回転当たり１波形成されるＰＣパルスＰＰＧ
とされ、このＰＣパルスｐｐｃがＦＬＬ　１５に供給さ
れる。

ＦＬＬ１５では、分周回路１９から出力される基準信号
ＰｒｅｆｌとＰＣパルスＰＰＧとで周波数についての比
較がなされ、周波数誤差に対応するレベルの信号３１５
が形成され、スイッチ３の端子３Ｃに供給される。尚、
この比較は、スピンドルモータ２の１回転当たり１回だ
けなされる。

このＦＬＬ　１５に於ける比較は、例えば、カウンタを
用いてなされている。つまりＦＬＬ　１５では、ＦＬＬ
１２と同様に、ＦＧパルスＰＦＧの周期を、このＦＧパ
ルスＰＦＧが例えばハイレベルとされる期間にカウント
される基準信号Ｐｒｅｆｌ、即ち、クロック数に換算し
て基準値と比較する。そして、ＦＣパルスＰＦＧの周波
数が高い時には後述のチャージポンプ７を充電するよう
な信号Ｓ１５が、また、ＦＣパルスＰＦＧの周波数が低
い時には後述のチャージポンプ７から放電させるような
信号Ｓ１５が、夫々スイッチ３の端子３Ｃに供給される
。そして、クロック数と基準値が等しいときには、ハイ
インピーダンス状態とされる。

スイッチ３はＣＰＵ１によって接続状態が制御されてお
り、定常回転時には前述したようにスイッチ３の端子３
ａ及び３ｅが接続され、また、スイッチ５は端子５ｂ及
び５ｃが接続され、チャージポンプ７及び位相補償回路
８と、ドライバ回路６の間が接続されているので、ＰＬ
Ｌ回路２０から供給されるアップ／ダウン信号と、ＦＬ
Ｌ１５から供給されるアップ／ダウン信号は、スリース
テートバッファ２５．１３を介してチャージポンプ７に
供給される。

チャージポンプ７では、ＰＬＬ回路２０から供給される
アップ／ダウン信号と、ＦＬＬ　１５から供給されるア
ップ／ダウン信号が加算されて、駆動信号が形成され、
また、入力が無い時、即ち、スピードの偏差の無い時は
駆動信号を保持するようになされている。

チャージポンプ７から出力された駆動信号は、位相補償
回路８、スイッチ５を経ててドライバ回路６に供給され
、スピンドルモータ２の回転速度のサーボ制御がなされ
る。

このように定常状態のモードでは、セクタパルスＰ　Ｓ
ＥＣによるＰＬＬ動作を行うＰＬＬサーボ系に加えて、
ＦＧパルスＰＦＧによるＰＬＬ動作を行うＰＬＬサーボ
系が形成され、この２つのサーボ系によるサーボ制御が
同時になされるので、スピンドルモータの回転速度に対
するサーボ制御を、セクタ信号と逆起電力の検出に基づ
いて形成される信号によって２重にかけることができ、
これによって、セクター信号が数個或いは１トランクに
わたって全て欠落しても逆起電力の検出に基づいて形成
される信号によってスピンドルモータ２にサーボ制御を
かけることができ、スピンドルモータ２の回転速度の変
動を防止できる。即ち、ディスク９上に形成されている
トランクに於いて、１トランク分の信号が欠落しセクタ
パルスＰ　ＳＥＣが得られない時には、ＦＬＬ１５の出
力のみに基づいてサーボ制御がなされる。この場合には
、アームに設けられている磁気ヘッド２２によってリー
ドライト動作を行うことができないが、次のトラックに
於けるリードライト動作への復帰を早くすることができ
る。これによって、セクタパルスＰＳＥＣに欠落が生じ
ている場合でも、サーボ制御を行うことができる。

次いで、他の実施例について第３図及び第４図を参照し
て説明する。

この他の実施例が、前述の一実施例と異なる点は、一実
施例の構成を示す第１図中、−点鎖線の部分をデジタル
化していることである。また、この他の実施例では、以
下の順序で説明している。

（１）起動時（２）定常回転時（１）起動時この起動時に於ける説明では、第３図に示される構成の
内、起動時に動作する部分についてのみ説明する。尚、
第３図中、前述の一実施例を示す第１図及び第２図、そ
して後述の第４図と共通する部分には同一符号を付し、
重複する説明を省略する。

第３図に示される構成に於いて、図示せぬホストコンピ
ュータからＣＰＵＩに対してスピンドルモータ２の起動
コマンド信号が供給されると、Ｃｐ　Ｉ−Ｔ　］からは
、スピンドルモータ２、例えば、３相のＤＣモータを起
動させるために各種の制御信号が出力され各種の制御動
作がなされる。

スイッチ３５には、ＣＰＵＩからスイッチ制御信号５Ｓ
Ｉ１１０が供給される。これによって、スイッチ３５は
起動側に接続されることになり、端子３５ｂ及び３５ｃ
が接続される。

起動回路４にはＣＰＵＩから駆動制御信号が供給される
。これによって起動回路４が動作し、起動回路４からス
イッチ制御信号Ｓ　ＳＷＩがスイッチ５に供給されると
共に、起動回路４から駆動信号がドライバ回路３６に供
給される。

スイッチ５では、スイッチ制御信号Ｓ　ＳＷＩによって
、端子５ａ及び５ｃが接続され、これによって、Ｄ／Ａ
コンバータ３７とドライバ回路３６の間が遮断される。

ドライバ回路３６では、起動回路４から供給される駆動
信号に基づいてスピンドルモータ２を回転させる。

ディスク９を回転させるスピンドルモータ２のコイルの
逆起電力が、逆起電力検出回路１０に供給される。

逆起電力検出回路１０では、コイルの逆起電力が検出さ
れるタイミングで、デイテクトレディ信号Ｄ　ｒｄｙが
起動回路４に供給されると共に、上述のタイミングで検
出信号が形成され、この検出信号がＦＧ発生回路１１に
供給される。この検出信号は、前述の一実施例と同様、
スピンドルモータ２の１回転当たり３波形成され出力さ
れる。

起動回路４は、デイテクトレディ信号Ｄｒｄｙが供給さ
れると、スイッチ制御信号５ＳＷＩをスイッチ５に供給
してスイッチ５の接続状態を切り換え、これによって、
スイッチ５では端子５ｂ及び５ｃが接続され、これによ
ってＤ／Ａコンバータ３７とドライバ回路３６の間が接
続される。

ＦＧ発生回路１１では、逆起電力検出回路１０から供給
される検出信号が波形整形されてＦＧパルスＰＦＧとさ
れた後、スイッチ３５の端子３５ｂ、分周回路３９に供
給される。このスイッチ３５を経たＦＣパルスＰＦＧが
逆起電カフラグレジスタ３８に供給されると共に、［・
リガパルス発生回路４０に供給される。

１−リガパルス発生回路４０では、ＦＣパルスＰＦＧ或
いはＰＧパルスＰＰＧの供給されるタイミングでトリガ
パルスＰＴＲが形成され、このトリガパルスＰ丁Ｒがキ
ャプチャレジスタ４Ｉに供給される。

一方、基準発振回路１６から出力される所定周波数のマ
スタークロツタ信号が、フリーランカウンタ４２と、Ｃ
ＰｔＪｌに供給される。

フリーランカウンタ４２では上述のマスタークロツタ信
号のカウントがなされる。

キャプチャレジスタ４１では、トリガパルスＰＴＲの供
給されるタイミングでフリーランカウンタ４２のカウン
ト値がラッチされ、このカウント値がＣＰＵＩに供給さ
れる。

上述の逆起電カフラグレジスタ３８では、ＦＧパルスＰ
ＦＧ或いはＰＣパルスＰＰＧが供給されると逆起電力の
検出されたことを示す逆起電カフラグがセットされる。

この逆起電カフラグがセットされていることを示す信号
ＳＦＩはＣＰＵＩに供給されると共に、オアゲート４３
を介して割り込み信号ＩＮＴとしてＣＰＵＩに供給され
る。

ＣＰＵＩは、割り込み信号ＩＮＴが供給されるタイミン
グで、キャプチャレジスタ４１から供給されているマス
タークロック信号のカウントａを取込む。この後、ＣＰ
ＵＩでは、信号ＳＦＩが出力されていることを確認した
後に逆起電カフラグレジスタ３日をクリヤする。

次のＦＣパルスＰＦＧが供給されるタイミングで、上述
と同様の処理がなされ、ＣＰＵＩにキャプチャレジスタ
４１から供給されているマスタークロツタ信号のカウン
ト値が取込まれる。また、ＣＰＵ１では、信号ＳＦＩが
出力されていることを確認した後に逆起電カフラグレジ
スタ３８をクリヤする。

この後、ＣＰＵ１では、先に取込んだカウント値と次に
取込んだカウント値との差が求められる。

このカウント値の差を求めることによって、スピンドル
モータ２の回転速度を求めることができる。

そして、ＣＰＵＩでは、求められた速度が所定の速度と
比較され、実際の速度を所定の速度に近づけるためるの
制御データがＤ／Ａコンバータ３７に供給される。

Ｄ／Ａコンバータ３７では、上述の制御データがアナロ
グの駆動信号に変換され、この駆動信号がドライバ回路
３６を経てスピンドルモータ２に供給され、スピンドル
モータ２の回転速度のサーボ制御がなされる。

これによって、逆起電力検出回路１０．ＦＣ発生回路１
１、スイッチ３５、ＣＰＩＪＩＸＤ／Ａコンバータ３７
、スイッチ５、ドライバ回路３６、スピンドルモータ２
等からＦＧパルスＰＦＧに基づくクローズトループが形
成され第１のサーボ系が構成される。

（２）定常回転時第４図には定常回転時の状態が示されている。

この第４図中、前述の一実施例を示す第１図及び第２図
と共通する部分には同一符号を付し、重複する説明を省
略する。

上述の第１のサーボ系によって回転数が定常状態に近づ
くと、セクタパルスＰ　ＳＥＣの検出が可能となり、上
述の第１のサーボ系によるサーボ制御に加えて、セクタ
パルスＰ　ＳＥＣに基づく第２のす−ボ系によるサーボ
制御がなされる。

上述のキャプチャレジスタ４１からＣＰＵＩに取込まれ
ているカウント値の差から求められるスピンドルモータ
２の回転速度が所定の許容範囲内に入っていることがＣ
ＰＵＩにて判断された場合には、ＣＰＵＩにてセクタパ
ルスレディ信号５Ｐｒｄｙが形成され、このセクタパル
スレディ信号ＳＰ　ｒｄｙがセクタパルス検出回路２１
に供給される。

これによって、セクタパルス検出回路２１が動作可能な
状態とされる。

また、セクタパルスレディ信号５Ｐｒｄｙが出力される
と、ＣＰＵＩは、スイッチ３５にスイッチ制御信号ｓ　
ｓｈｏを供給することによって、スイッチ３５の接続状
態を定常回転側に切り換える。即ち、スイッチ３５に於
ける端子３５ａ及び３５ｃが接続される。

ディスク９の半径方向に移動するようになされているア
ーム〔図示せず〕の先端部に設けられている磁気へンド
２２から再生されたＲＦ倍信号ヘッドアンプ４を介して
セクタパルス検出回路２１に供給されると共に、端子２
４から読み出しデータとして取出される。

セクタパルス検出回路２１に、上述のセクタパルスレデ
ィ信号５Ｐｒｄｙが供給されると、ＲＦ倍信号らセクタ
パルスＰ　ＳＥＣの検出が可能となる。

そして、セクタパルス検出回路２１にて検出されたセク
タパルスＰ　ＳＥＣがトリガパルス発生回路４０と、セ
クタフラグレジスタ４４に供給される。

トリガパルス発生回路４０では、セクタパルスＰ　ＳＥ
Ｃの供給されるタイミングでトリガパルスＰＴＲが形成
され、このトリガパルスＰＴＲがキャプチャレジスタ４
１に供給される。

一方、基準発振回路１６から出力される所定周波数のマ
スタークロック信号が、フリーランカウンタ４２と、Ｃ
ＰＵＩに供給される。

フリーランカウンタ４２では、上述のマスタークロック
信号のカウントがなされる。

キャプチャレジスタ４１では、トリガパルスＰＴＲの供
給されるタイミングでフリーランカウンタ４２のカウン
ト値がラッチされ、このカウント債がＣＰＵＩに供給さ
れる。

上述のセクタフラグレジスタ４４では、セクタパルスＰ
　ＳＥＣが供給されるとセクタパルスＰ　ＳＥＣの検出
されたことを示すセクタパルス検出フラグがセットされ
る。このセクタパルス検出フラグがセットされているこ
とを示す信号ＳＦ２はＣＰＵＩに供給されると共に、オ
アゲート４３を介して割り込み信号ＩＮＴとしてＣＰＵ
Ｉに供給される。

ＣＰＵＩは、割り込み信号ＩＮＴが供給されるタイミン
グで、キャプチャレジスタ４１から供給されているマス
タークロツタ信号のカウント値を取込む、この後、ＣＰ
ＵＩでは、信号ＳＦ２が出力されていることを確認した
後にセクタフラグレジスタ４４をクリヤする。

次のセクタパルスＰ　ＳＥＣが供給されるタイミングで
は、上述と同様の処理がなされ、ＣＰＵＩにキャプチャ
レジスタ４１から供給されているマスタークロック信号
のカウント値が取込まれる。また、ＣＰＵＩでは、信号
ＳＦ２がセットされていることを確認した後にセクタフ
ラグレジスタ４４をクリヤする。

この後、ＣＰＵＩでは、先に取込んだカウント値と次に
取込んだカウント値との差が求められる。

このカウント値の差から基準のセクタの値を減算して生
ずる過不足を求めて、過不足の値を制御量となす、ＣＰ
ＵＩでは、上述の制御量に対応する制御データが形成さ
れ、この制御データがＤ／Ａコンバータ３７でアナログ
の駆動信号に変換され、この駆動信号がドライバ回路３
６を経てスピンドルモータ２に供給され、スピンドルモ
ータ２の駆動制御がなされる。

この定常回路は、逆起電力検出回路１０にて検出された
逆起電力の検出信号に基づいて、ＦＧ発生回路１１で形
成されるＦＧパルスＰＦＧが分周回路３９で（１／Ｎ）
に分周される。これによって、ＦＧパルスＰＦＧは、ス
ピンドルモータ２の１回転当たり１波形成されるＰＣパ
ルスＰＰＧとされ、このＰＣパルスＦ’ＰＧがスイッチ
３５を経てトリガパルス発生回路４０及び逆起電カフラ
グレジスタ３８に供給される。

トリガパルス発生回路４０では、ＦＣパルスＰＦＧ或い
はＰＣパルスＰＰＧの供給されるタイミングでトリガパ
ルスＰＴＲが形成され、このトリガパルスＰＴＲがキャ
プチャレジスタ４１に供給される。

フリーランカウンタ４２では上述のマスタークロック信
号のカウントがなされる。

キャプチャレジスタ４１では、上述のトリガパルスＰＴ
Ｒの供給されるタイミングでフリーランカウンタ４２の
カウント値がラッチされ、このカウント値がＣＰＵＩに
供給される。

上述の逆起電カフラグレジスタ３８では、ＰＧパルスＰ
ＰＧが供給されると逆起電力の検出されたことを示す逆
起電カフラグがセットされる。この逆起電カフラグがセ
ットされていることを示す信号ＳＦＩはＣＰＵＩに供給
されると共に、オアゲート４３を介して割り込み信号Ｉ
ＮＴとしてＣＰＵＩに供給される。

ＣＰＵＩは、割り込み信号ＩＮＴが供給されるタイミン
グで、キャプチャレジスタ４１から供給されているマス
タークロック信号のカウント値を取込む。この後、ＣＰ
ＵＩでは、信号ＳＦＩが出力されていることを確認した
後に逆起電カフラグレジスタ３８をクリヤする。

次のＦＣパルスＰＰＧが供給されるタイミングで、上述
と同様の処理がなされ、ＣＰＵＩにキャプチャレジスタ
４１から供給されているマスタークロック信号のカウン
ト値が取込まれる。また、ＣＰＵ１では、信号ＳＦＩが
出力されていることを確認した後に逆起電カフラグレジ
スタ３８をクリヤする。

このカウント値の差を求めることによって、スピンドル
モータ２の速度を求めることができる。

Ｄ／Ａコンバータ３７では、上述の制御データがアナロ
グの駆動信号に変換され、この駆動信号がドライバ回路
３６を経てスピンドルモータ２に供給され、スピンドル
モータ２の回転速度に対するサーボ制御がなされる。

このように定常状態のモードでは、上述したようにセク
タパルスＰ　ＳＥＣによる第１のサーボ系によるクロー
ズトループに加えて、ＰＣパルスＰＰＧによる第２のサ
ーボ系によるクローズトループが形成され、この２つの
サーボ系によるサーボ制御が同時になされる。

上述のフリーランカウンタ４２では、オーバーフロー時
に、オーバーフローフラグをセントする信号がオーバー
フローフラグレジスタ４５に供給される。

オーバーフローフラグレジスタ４５では、上述の信号が
供給されると、オーバーフローフラグがセットされると
共に、このオーバーフローフラグのセットされているこ
とを表わす信号ＳＦ３がＣＰＵ１に供給されると共に、
オアゲート４３を介し割り込み信号ＩＮＴとしてＣＰＵ
Ｉに供給される。

従って、フリーランカウンタ４２がオーバーフローした
時には、ＣＰＵＩに対してオーバーフロー割り込みがな
されることになり、ＣＰＵＩでは、次にサンプリングす
るキャプチャレジスタ４１の値の補正がなされる。

また、ＣＰＵＩに対する割り込み信号ＩＮＴは、オーバ
ーフローフラグレジスタ４５から出力される信号ＳＦ３
、セクタフラグレジスタ４４がら出力される信号ＳＦ２
、逆起電カフラグレジスタ３８がら出力される信号ＳＦ
ｌ等にて形成されるが、これらの割り込みは、夫々、区
別される。もし、上述の各種フラグレジスタから多重に
割り込みがががった時には、オーバーフロー割り込みが
優先され、セクタパルス検出フラグ、逆起電カフラグは
割り込みの順に処理される。

また、キャプチャレジスタ４１は、２段のＦＩＦＯのラ
ッチにて構成されており、オーバーフロー割り込みとは
独立に動作するので、キャプチャレジスタ４１のトリガ
パルスＰＴＲを構成するセとタバルスＰＳＥＣ，ＦＣパ
ルスＰＦＧ或いはＰＧバノ１スＰＰＧの割り込み時に於
けるカウント値は保持ばれる。

ＣＰＵＩは、セクタパルスＰ　ＳＥＣで取込まれイカラ
ント値（累積値）が、基準値の１．５倍以上になった時
には、セクタパルスＰ　ＳＥＣの欠落の発付と判断し、
基準のセクタパルスの値を減算したものを位相差として
用いる。これによって、セクタパルスＰ　ＳＥＣの欠落
に対処することができる。

この−実施例及び他の実施例では、ＣＰＵ１を用いてい
るが、これに限定されるものではなく、例えば、ＤＳＰ
を用いてもよい。

また、−実施例及び他の実施例では、Ｄ／＾コンバータ
３７を用いているが、これに限定されるものではなく、
例えば、ＰＷＭによる駆動回路を構成し、これによって
、スピンドルモータ２の回転速度のサーボ制御を行うよ
うにしてもよい。

［発明の効果］この発明にかかるディスクドライブ装置によれば、逆起
電力に基づいて形成される信号と、セクタ信号から再生
された信号とに基づいて、スピンドルモータの回転速度
に対するサーボ制御をかけているので、セクタ信号と逆
起電力の検出に基づいて形成される信号によって、スピ
ンドルモータの回転速度に対するサーボＩＪ＃を２重に
がけることができるという効果がある。

これによって、セクター信号が数個或いは１トラツクに
わたって全て欠落しても逆起電力の検出に基づいて形成
される信号によってスピンドルモータにサーボ制御をか
けることができ、スピンドルモータの回転速度の変動を
防止でき、次のトラックに於けるリードライト動作への
復帰を早くすることができる。これによって、セクタパ
ルスＰＳＥＣに欠落が生じている場合でも、サーボ制御
を行うことができるという効果がある。

実施例によれば、始めからＰＧ倍信号びセクタ信号のみ
でサーボをかけることができ、サーボ系の切り換えを解
消できるという効果がある。

【図面の簡単な説明】

第１図及び第２図は夫々この発明の一実施例を示すブロ
ック図、第３図及び第４図は夫々この発明の他の実施例
を示すブロック図である。図面における主要な符号の説明１：ＣＰＵ、　２ニスピンドルモータ、６．３６：ドラ
イバ回路、　　７：チヤ噛ジボンブ、８：位相補償回路
、　９：ディスク、１０：逆起電力検出回路、　　１１：ＦＧ発生回路、１
２．１５：ＦＬＬ、　　　２０：ＰＬＬ回路、２１：セ
クタパルス検出回路、３７　：　Ｄ／Ａ　コンバータ、３日：逆起電カフラグレジスタ、４１：キャプチャレジスタ、４２：フリーランカウンタ、４４：セクタフラグレジスタ、ＰＳＥＣ：セクタパルス、　ＰＦＧ：ＦＧパルス、ＳＦ
Ｉ、ＳＦ２、ＳＦ３：信号。

Claims

【特許請求の範囲】相の切り換えを逆起電力の信号に基づいて行うスピンド
ルモータと、逆起電力を検出して形成される信号の周期から上記スピ
ンドルモータの速度を検出し、上記スピンドルモータを
所定速度で回転させる第１の制御回路と、ディスク状記録媒体から再生された信号の周期から上記
スピンドルモータの速度を検出し、上記スピンドルモー
タを所定速度で回転させる第２の制御回路と、上記第１の制御回路と第２の制御回路を共に動作させる
モードを備えてなるディスクドライブ装置。